- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄170346 > CY39030Z208-222NC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 7 ns, PQFP208 PDF資料下載
參數(shù)資料
| 型號： | CY39030Z208-222NC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, 7 ns, PQFP208 |
| 封裝： | PLASTIC, QFP-208 |
| 文件頁數(shù)： | 13/57頁 |
| 文件大?。?/td> | 1166K |
| 代理商： | CY39030Z208-222NC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁
PRELIMINARY
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. **
Page 20 of 57
Miscellaneous Delays
tCPLD
Delay from the input of a cluster PIM, through a macrocell in the cluster, back to a cluster PIM input. This
parameter can be added to the tPD and tSCS parameters for each extra pass through the AND/OR array
required by a given signal path
tMCCD
Adder for carry chain logic per macrocell
tIOD
Delay from the input of the output buffer to the I/O pin
tIOIN
Delay from the I/O pin to the input of the channel buffer
tCKIN
Delay from the clock pin to the input of the clock driver
tIOREGPIN
Delay from the I/O pin to the input of the I/O register
PLL Parameters
tMCCJ
Maximum cycle to cycle jitter time
tDWSA
PLL delay with skew adjustment
tDWOSA
PLL delay without any skew adjustment
tLOCK
Lock time for the PLL
fPLLO
Output frequency of the PLL
fPLLI
Input frequency of the PLL
JTAG Parameters
tJCKH
TCLK HIGH time
tJCKL
TCLK LOW time
tJCP
TCLK clock period
tJSU
JTAG port setup time (TDI/TMS inputs)
tJH
JTAG port hold time (TDI/TMS inputs)
tJCO
JTAG port clock to output time (TDO)
tJXZ
JTAG port valid output to high impedance (TDO)
tJZX
JTAG port high impedance to valid output (TDO)
Switching Characteristics - Parameter Descriptions Over the Operating Range [12] (continued)
Parameter
Description
相關PDF資料 |
PDF描述 |
|---|---|
| CY39030Z256-222BBC | LOADABLE PLD, 7 ns, PBGA256 |
| CY39030Z256-222MBC | LOADABLE PLD, 7 ns, PBGA256 |
| CY39050V208-222NTC | LOADABLE PLD, 7 ns, PQFP208 |
| CY39050V256-222BBC | LOADABLE PLD, 7 ns, PBGA256 |
| CY39050V388-222MGC | LOADABLE PLD, 7 ns, PBGA388 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY39030Z388-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z388-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z484-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z484-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z676-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復。