參數(shù)資料
型號： CY39050V208-125NTXC
廠商： CYPRESS SEMICONDUCTOR CORP
元件分類： PLD
英文描述： LOADABLE PLD, 10 ns, PQFP208
封裝： 28 X 28 MM, 0.50 MM PITCH, LEAD FREE, PLASTIC, EQFP-208
文件頁數(shù)： 16/86頁
文件大?。?/td> 2802K
代理商： CY39050V208-125NTXC
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *I
Page 23 of 86
SSTL2 I
–0.02
0.4
0
2.0
0.9
0.5
0.6
SSTL2 II
–0.22
0.2
0
2.0
0.9
0.5
0.6
HSTL I
0.94
0.9
0.5
2.0
0.5
0.3
HSTL II
0.79
0.8
0.5
2.0
0.5
0.3
HSTL III
0.77
0.5
0.1
2.0
0.5
0.3
HSTL IV
0.44
0.6
0
2.0
0.5
0.3
I/O Standard
Output Delay Adjustments
Input Delay Adjustments
Fast Slew Rate
Slow Slew Rate
(additional delay to fast slew rate)
tIOD
tEA
tER
tIODSLOW
tEASLOW
tERSLOW
tIOIN
tCKIN
tIOREGPIN
Cluster Memory Timing Parameter Values Over the Operating Range
Parameter
233
200
181
125
83
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Asynchronous Mode Parameters
tCLMAA
10.2
11
12
17
20
ns
tCLMPWE
5.5
6
6.5
10
12
ns
tCLMSA
1.8
2.0
2.2
3.2
4.0
ns
tCLMHA
0.9
1.0
1.1
1.8
2.0
ns
tCLMSD
5.5
6.0
6.5
10
12
ns
tCLMHD
0.4
0.5
0.6
0.9
1.0
ns
Synchronous Mode Parameters
tCLMCYC1
9.5
10
10.5
15
20
ns
tCLMCYC2
5.0
5.5
8.0
10.0
ns
tCLMS
2.8
3.0
3.8
4.0
5.0
ns
tCLMH
0
ns
tCLMDV1
10
11
12
17
20
ns
tCLMDV2
7.0
7.5
8.0
10
15
ns
tCLMMACS1
7.7
8.0
8.5
12
15
ns
tCLMMACS2
4.5
5.0
5.5
8.0
10
ns
tMACCLMS1
3.6
4.0
4.4
6.6
8.0
ns
tMACCLMS2
6.0
6.5
7.0
10
12
ns
Internal Parameters
tCLMCLAA
6
6.5
10
12
ns
Channel Memory Timing Parameter Values Over the Operating Range
Parameter
233
200
181
125
83
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Dual-Port Asynchronous Mode Parameters
tCHMAA
10
11
12
17
20
ns
tCHMPWE
5.5
6.0
6.5
10
12
ns
tCHMSA
1.8
2.0
2.2
3.2
4.0
ns
tCHMHA
0.9
1.0
1.1
1.8
2.0
ns
tCHMSD
5.5
6.0
6.5
10
12
ns
tCHMHD
0.4
0.5
0.6
0.9
1.0
ns
tCHMBA
8.5
9.0
10.0
14.0
16.0
ns
相關(guān)PDF資料
PDF描述
CY39050V208-125NTXI LOADABLE PLD, 10 ns, PQFP208
CY39050V208-233NTXC LOADABLE PLD, 7.2 ns, PQFP208
CY39050V208-83NTXC LOADABLE PLD, 15 ns, PQFP208
CY39050V208-83NTXI LOADABLE PLD, 15 ns, PQFP208
CY39200V208-181NTXC LOADABLE PLD, 8.5 ns, PQFP208
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39050V208-125NTXI 功能描述:IC CPLD 50K GATE 208BQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤
CY39050V208-181BBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39050V208-181BBI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39050V208-181BGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39050V208-181BGI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*