- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄170346 > CY39050V388-222MGC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 7 ns, PBGA388 PDF資料下載
參數(shù)資料
| 型號(hào)： | CY39050V388-222MGC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, 7 ns, PBGA388 |
| 封裝： | BGA-388 |
| 文件頁數(shù)： | 16/57頁 |
| 文件大?。?/td> | 1166K |
| 代理商： | CY39050V388-222MGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當(dāng)前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁
PRELIMINARY
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. **
Page 23 of 57
Switching Characteristics - Parameter Values Over the Operating Range
Parameter
250
222
200
181
167
154
125
83
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
Unit
Combinatorial Mode Parameters
tPD
6.5
7.0
7.5
8.5
9.0
10
15
ns
tEA
4.0
4.5
5.0
5.6
6.5
7.5
9.0
10
ns
tER
4.0
4.5
5.0
5.3
6.5
7.5
9.0
10
ns
tPRR
6.0
7.0
8.0
10
ns
tPRO
9.0
9.5
10
10.5
11
12
13
15
ns
tPRW
3.0
3.3
3.6
4.0
4.5
5.0
6.0
7.0
ns
Synchronous Clocking Parameters
tMCS
2.5
2.7
3.0
3.5
4.0
5.0
6.0
ns
tMCH
0.0
ns
tMCCO
5.0
5.5
6.0
7.0
7.5
8.5
10
12
ns
tIOS
0.8
0.9
1.0
1.2
1.4
1.7
2.0
2.5
ns
tIOH
0.8
0.9
1.0
1.2
1.4
1.7
2.0
2.5
ns
tIOCO
3.2
3.6
4.0
4.5
5.0
6.0
7.0
8.0
ns
tSCS
3.0
3.2
3.5
3.6
3.7
3.9
6.4
9.6
ns
tSCS2
3.9
4.2
4.5
5.5
5.7
6.2
8.0
12
ns
tICS
4.0
4.5
5.0
5.5
6.0
6.5
8.0
12
ns
tOCS
4.0
4.5
5.0
5.5
6.0
6.5
8.0
12
ns
tCHZ
3.5
3.8
4.0
4.4
6.0
7.0
ns
tCLZ
2.0
ns
fMAX
333
313
286
278
270
256
156
104
MHz
fMAX2
256
238
222
181
167
154
125
83
MHz
Product Term Clocking Parameters
tMCSPT
2.5
2.7
3.0
3.3
3.5
4.0
5.0
6.0
ns
tMCHPT
0.8
0.9
1.0
1.4
1.7
2.0
2.5
ns
tMCCOPT
7.0
7.5
8.0
8.8
9.0
10.0
11.0
15.0
ns
tSCS2PT
5.5
6.0
6.5
7.2
7.5
9.0
10.0
15.0
ns
Channel Interconnect Parameters
tCHSW
0.8
0.9
1.0
1.2
1.4
1.7
2.0
ns
tCL2CL
1.6
1.8
2.0
2.3
2.4
2.6
2.8
3.0
ns
Miscellaneous Parameters
tCPLD
2.5
2.8
3.0
3.3
3.5
3.8
4.0
5.0
ns
tMCCD
0.2
0.22
0.25
0.28
0.30
0.32
0.35
0.38
ns
PLL Parameters
tMCCJ
0.45
0.48
0.50
0.55
0.58
0.60
0.65
ns
tDWSA
±320
±330
±350
±390
±400
±420
±460
ps
tDWOSA
±320
±330
±350
±390
±400
±420
±460
ps
tLOCK
3.0
ms
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY39050V484-222MBC | LOADABLE PLD, 7 ns, PBGA484 |
| CY39050Z208-222NC | LOADABLE PLD, 7 ns, PQFP208 |
| CY39050Z256-222BBC | LOADABLE PLD, 7 ns, PBGA256 |
| CY39050Z388-222MGC | LOADABLE PLD, 7 ns, PBGA388 |
| CY39050Z484-222MBC | LOADABLE PLD, 7 ns, PBGA484 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY39050V484-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050V484-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z208-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z208-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z208-125BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。