- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄170346 > CY39050Z484-222MBC (CYPRESS SEMICONDUCTOR CORP) LOADABLE PLD, 7 ns, PBGA484 PDF資料下載
參數(shù)資料
| 型號： | CY39050Z484-222MBC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | LOADABLE PLD, 7 ns, PBGA484 |
| 封裝： | 23 X 23 MM, 1.60 MM HEIGHT, 1 MM PITCH, TFBGA-484 |
| 文件頁數(shù)： | 18/57頁 |
| 文件大?。?/td> | 1166K |
| 代理商： | CY39050Z484-222MBC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁
PRELIMINARY
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. **
Page 25 of 57
Input & Output Standard Timing Delay Adjustments
All the timing specifications in this data sheet are specified based on 3.3V PCI compliant inputs and outputs (fast slew rates).[14]
Apply following adjustments if the inputs and outputs are configured to operate at other standards.
Input/Output
Standard
Output Delay Adjustments
Input Delay Adjustments
tIOD
tEA
tER
tIOIN
tCKIN
tIOREGPIN
LVTTL – 2 mA
2.6
0
LVTTL – 4 mA
2.0
0
LVTTL – 6 mA
2.0
0
LVTTL – 8 mA
1.2
0
LVTTL – 12 mA
1.0
0
LVTTL – 16 mA
0.5
0
LVTTL – 24 mA
0.2
0
LVCMOS
0.2
0
000
LVCMOS3
0.3
0.05
0
0.1
0.2
LVCMOS2
0.5
0.1
0
0.2
0.4
LVCMOS18
2.1
0.7
0.1
0.5
0.4
0.3
3.3V PCI
0
000
GTL+
0.6[15]
0.9[15]
0.5
0.4
0.2
SSTL3 I
–0.3
0.3
0.1
0.5
0.3
SSTL3 II
–0.4
0.2
0
0.5
0.3
SSTL2 I
–0.1
0.4
0
0.9
0.5
0.6
SSTL2 II
–0.2
0.2
0
0.9
0.5
0.6
HSTL I
0.6
0.9
0.5
0.3
HSTL II
0.4
0.8
0.5
0.3
HSTL III
0.6
0.5
0.1
0.5
0.3
HSTL IV
0.7
0.6
0
0.5
0.3
Notes:
14. For “slow slew rate” output delay adjustments, refer to Warp software’s static timing analyzer results.
15. These delays are based on falling edge output. The rising edge delay depends on the size of pull up resistor and termination voltage.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY39200V208-167NTC | LOADABLE PLD, 8.5 ns, PQFP208 |
| CY39200V388-167MGC | LOADABLE PLD, 8.5 ns, PBGA388 |
| CY39200V484-167BBC | LOADABLE PLD, 8.5 ns, PBGA484 |
| CY39200V676-167MBC | LOADABLE PLD, 8.5 ns, PBGA676 |
| CY39200Z208-167NC | LOADABLE PLD, 8.5 ns, PQFP208 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY39050Z676-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39050Z676-125BGI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39100V208-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。