- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄295354 > CY7C09089V-12AXC (CYPRESS SEMICONDUCTOR CORP) 3.3V 32K/64K/128K x 8/9 Synchronous Dual-Port Static RAM PDF資料下載
參數(shù)資料
| 型號(hào)： | CY7C09089V-12AXC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | SRAM |
| 英文描述： | 3.3V 32K/64K/128K x 8/9 Synchronous Dual-Port Static RAM |
| 中文描述： | 64K X 8 DUAL-PORT SRAM, 25 ns, PQFP100 |
| 封裝： | ROHS COMPLIANT, PLASTIC, MS-026, TQFP-100 |
| 文件頁數(shù)： | 18/20頁 |
| 文件大?。?/td> | 599K |
| 代理商： | CY7C09089V-12AXC |
CY7C09079V/89V/99V
CY7C09179V/89V/99V
Document #: 38-06043 Rev. *E
Page 7 of 20
Notes
14. Test conditions used are Load 2.
15. This parameter is guaranteed by design, but it is not production tested.
Switching Characteristics Over the Operating Range
Parameter
Description
CY7C09079V/89V/99V
CY7C09179V/89V/99V
Unit
-6[1]
-7[1]
-9
-12
Min
Max
Min
Max
Min
Max
Min
Max
fMAX1
fMax Flow-Through
53
45
40
33
MHz
fMAX2
fMax Pipelined
100
83
67
50
MHz
tCYC1
Clock Cycle Time - Flow-Through
19
22
25
30
ns
tCYC2
Clock Cycle Time - Pipelined
10
12
15
20
ns
tCH1
Clock HIGH Time - Flow-Through
6.5
7.5
12
ns
tCL1
Clock LOW Time - Flow-Through
6.5
7.5
12
ns
tCH2
Clock HIGH Time - Pipelined
4
5
6
8
ns
tCL2
Clock LOW Time - Pipelined
4
5
6
8
ns
tR
Clock Rise Time
3
ns
tF
Clock Fall Time
3
ns
tSA
Address Set-Up Time
3.5
4
ns
tHA
Address Hold Time
0
1
ns
tSC
Chip Enable Set-Up Time
3.5
4
ns
tHC
Chip Enable Hold Time
0
1
ns
tSW
R/W Set-Up Time
3.5
4
ns
tHW
R/W Hold Time
0
1
ns
tSD
Input Data Set-Up Time
3.5
4
ns
tHD
Input Data Hold Time
0
1
ns
tSAD
ADS Set-Up Time
3.5
4
ns
tHAD
ADS Hold Time
0
1
ns
tSCN
CNTEN Set-Up Time
3.5
4.5
5
ns
tHCN
CNTEN Hold Time
0
1
ns
tSRST
CNTRST Set-Up Time
3.5
4
ns
tHRST
CNTRST Hold Time
0
1
ns
tOE
Output Enable to Data Valid
8
9
10
12
ns
tOLZ[14, 15]
OE to Low Z
2
ns
tOHZ[14, 15]
OE to High Z
1
7
1
7
1
7
1
7
ns
tCD1
Clock to Data Valid - Flow-Through
15
18
20
25
ns
tCD2
Clock to Data Valid - Pipelined
6.5
7.5
9
12
ns
tDC
Data Output Hold After Clock HIGH
2
ns
2
9
2
9
2
9
2
9
ns
2
ns
Port to Port Delays
tCWDD
Write Port Clock HIGH to Read Data Delay
30
35
40
ns
tCCS
Clock to Clock Set-Up Time
9
10
15
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C09099V-6AXC | 3.3V 32K/64K/128K x 8/9 Synchronous Dual-Port Static RAM |
| CY7C09099V-7AI | 3.3V 32K/64K/128K x 8/9 Synchronous Dual-Port Static RAM |
| CY7C09099V-12AXC | 3.3V 32K/64K/128K x 8/9 Synchronous Dual-Port Static RAM |
| CY7C09099V-7AXI | 3.3V 32K/64K/128K x 8/9 Synchronous Dual-Port Static RAM |
| CY7C09179V-12AXC | 3.3V 32K/64K/128K x 8/9 Synchronous Dual-Port Static RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C09089V-12AXI | 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 64Kx8 12ns 512Kb SYNC DUAL PORT 靜態(tài)隨機(jī)存取存儲(chǔ)器 RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C09089V-6AXC | 功能描述:IC SRAM 512KBIT 6.5NS 100LQFP RoHS:是 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 格式 - 存儲(chǔ)器:RAM 存儲(chǔ)器類型:移動(dòng) SDRAM 存儲(chǔ)容量:256M（8Mx32） 速度:133MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.95 V 工作溫度:-40°C ~ 85°C 封裝/外殼:90-VFBGA 供應(yīng)商設(shè)備封裝:90-VFBGA（8x13） 包裝:帶卷 (TR) 其它名稱:557-1327-2 |
| CY7C09089V-7AC | 制造商:Cypress Semiconductor 功能描述:SRAM Chip Sync Dual 3.3V 512K-Bit 64K x 8 18ns/7.5ns 100-Pin TQFP |
| CY7C09099V-12AC | 功能描述:IC SRAM 1MBIT 12NS 100LQFP RoHS:否 類別:集成電路 (IC) >> 存儲(chǔ)器 系列:- 標(biāo)準(zhǔn)包裝:96 系列:- 格式 - 存儲(chǔ)器:閃存 存儲(chǔ)器類型:FLASH 存儲(chǔ)容量:16M（2M x 8，1M x 16） 速度:70ns 接口:并聯(lián) 電源電壓:2.65 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-TFSOP（0.724"，18.40mm 寬） 供應(yīng)商設(shè)備封裝:48-TSOP 包裝:托盤 |
| CY7C09099V-12AXC | 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 3.3V 128Kx8 COM Sync Dual Port 靜態(tài)隨機(jī)存取存儲(chǔ)器 RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。