- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379081 > CY7C1510AV18-167BZXC (CYPRESS SEMICONDUCTOR CORP) 72-Mbit QDR-II⑩ SRAM 2-Word Burst Architecture PDF資料下載
參數(shù)資料
| 型號(hào)： | CY7C1510AV18-167BZXC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 72-Mbit QDR-II⑩ SRAM 2-Word Burst Architecture |
| 中文描述： | 8M X 8 QDR SRAM, 0.5 ns, PBGA165 |
| 封裝： | 15 X 17 MM, 1.40 MM HEIGHT, LEAD FREE, MO-216, FBGA-165 |
| 文件頁數(shù)： | 2/26頁 |
| 文件大?。?/td> | 1074K |
| 代理商： | CY7C1510AV18-167BZXC |
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁
PRELIMINARY
CY7C1510AV18
CY7C1525AV18
CY7C1512AV18
CY7C1514AV18
Document #: 001-06984 Rev. *B
Page 2 of 26
Logic Block Diagram (CY7C1510AV18)
CLK
Gen.
A
(21:0)
K
K
Control
Logic
Address
Register
D
[7:0]
R
Read Data Reg.
RPS
WPS
NWS
[1:0]
Q
[7:0]
Control
Logic
Address
Register
Reg.
Reg.
Reg.
8
22
8
16
8
V
REF
W
8
A
(21:0)
22
C
C
8
4
4
Write
Reg
Write
Reg
CQ
CQ
8
DOFF
Logic Block Diagram (CY7C1525AV18)
CLK
Gen.
A
(21:0)
K
K
Control
Logic
Address
Register
D
[8:0]
R
Read Data Reg.
RPS
WPS
BWS
[0]
Q
[8:0]
Control
Logic
Address
Register
Reg.
Reg.
Reg.
9
22
9
18
9
V
REF
W
9
A
(21:0)
22
C
C
9
4
4
Write
Reg
Write
Reg
CQ
CQ
9
DOFF
[+] Feedback
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C1510AV18-167BZXI | 72-Mbit QDR-II⑩ SRAM 2-Word Burst Architecture |
| CY7C1510AV18-200BZC | 72-Mbit QDR-II⑩ SRAM 2-Word Burst Architecture |
| CY7C1510AV18-200BZI | 72-Mbit QDR-II⑩ SRAM 2-Word Burst Architecture |
| CY7C1510AV18-200BZXC | 72-Mbit QDR-II⑩ SRAM 2-Word Burst Architecture |
| CY7C1510AV18-200BZXI | 72-Mbit QDR-II⑩ SRAM 2-Word Burst Architecture |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C15121TC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C15121YC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C15121YC-GBBC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1512-20VC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1512-25SC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。