LVSCHK 部分參數(shù)
將鋁線燒斷到底
Dracula 描述部分(D-F)
NS推出減少信號(hào)抖動(dòng)的LVDS緩沖器 可提供15kV的靜電釋放保護(hù)
CMOS集成電路工藝 體硅CMOS工藝設(shè)計(jì)中阱工藝的選擇
集成電路核心關(guān)鍵字解釋
集成電路的無(wú)生產(chǎn)線設(shè)計(jì)與代工制造之間的關(guān)系
版圖設(shè)計(jì)常見問題
Dracula 描述部分(G-H)
Diva 驗(yàn)證工具使用說明
LVS check的一點(diǎn)經(jīng)驗(yàn)體會(huì)
layout布局經(jīng)驗(yàn)總結(jié)
新世紀(jì)的半導(dǎo)體光刻技術(shù)集錦
光刻
摻雜
半導(dǎo)體硅制備
晶體準(zhǔn)備
晶圓制造實(shí)例
工藝用水
晶片表面清洗
簡(jiǎn)易TTL與非門
六管單元TTL與非門
外延工藝原理
外延輔助工藝
外延層質(zhì)量參數(shù)及檢測(cè)簡(jiǎn)介
有關(guān)外延層層錯(cuò)
擴(kuò)散層質(zhì)量參數(shù)及擴(kuò)散工藝條件選擇
隔離工藝與原理
隔離工藝
表面內(nèi)電極接觸與互連
銅線上使用鈷封層的優(yōu)越性
硅－硅直接鍵合工藝機(jī)理和模擬的研究
鍍銀銅粉導(dǎo)電涂料的制備及腐蝕失效研究
CVD
銅制程技術(shù)
最小面積晶體管
集成npn管的版圖設(shè)計(jì)
MOSFET的結(jié)構(gòu)及基本工作原理
按比例縮小理論
玻璃靜電鍵合
硅-硅直接鍵合技術(shù)的特點(diǎn)和發(fā)展
疏水硅-硅直接鍵合
mems表面犧牲層
工藝模型驗(yàn)證
什么是硅晶片
瑞薩科技研制高速、高可靠性的MRAM 技術(shù)(圖)
硅片邏輯？
多晶硅的沉積
鍍金屬基礎(chǔ)知識(shí)介紹
鋁的沉積和去除
買賣網(wǎng)電阻、電阻技術(shù)資料、電阻開發(fā)技術(shù)
由北京輝創(chuàng)互動(dòng)信息技術(shù)有限公司獨(dú)家運(yùn)營(yíng)
粵ICP備14064281號(hào) 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086