使用FPGA底層編輯器二
使用FPGA底層編輯器一
Visual C++6.0 API函數(shù)操作技巧集
利用Visual C++實現(xiàn)系統(tǒng)托盤程序
JavaCard CPU的設(shè)計與FPGA實現(xiàn)
基于Verilog語言的可維護性設(shè)計技術(shù)
FLEX 10K系列EAD的應(yīng)用
EDA技術(shù)與FPGA設(shè)計應(yīng)用
Xilinx FPGA全局時鐘和第二全局時鐘資源的使用方法
OFDM系統(tǒng)中頻域同步技術(shù)及FPGA實現(xiàn)
原型驗證過程中的ASIC到FPGA的代碼轉(zhuǎn)換
基于FPGA的智能控制器設(shè)計及測試方法研究
基于FPGA的NAND FLASH控制器
針對FPGA內(nèi)缺陷成團的電路可靠性設(shè)計研究
用CAM實現(xiàn)OC-48線速字符串匹配的FPGA設(shè)計
標(biāo)準(zhǔn)單元ASIC/FPGA的權(quán)衡與結(jié)構(gòu)化ASIC
使用 PlanAhead Design 工具提高設(shè)計性能
NAND FLASH在基于CCM3118稅控收款機上的應(yīng)用
CPLD為控制核心16位高精度數(shù)字電壓表設(shè)計
基于FPGA的快速并行FFT及其在空間太陽望遠(yuǎn)鏡圖像鎖定系統(tǒng)中的應(yīng)用
采取前端和后端協(xié)作方案的IC設(shè)計
VHDL語言中信號設(shè)置的不同方式及注意事項
用FPGA設(shè)計MP3個人數(shù)字播放機
Verilog HDL行為建模--- 過程賦值語句
PLD/FPGA 結(jié)構(gòu)與原理初步（一）
FPGA設(shè)計流程
FPGA 簡介
PicoBlaze處理器IP Core的原理與應(yīng)用
在Matlab中實現(xiàn)FPGA硬件設(shè)計
CPLD器件的在系統(tǒng)動態(tài)配置
零功耗超快速CPLD器件ispMACH4000Z及其應(yīng)用
基于CPLD的模數(shù)轉(zhuǎn)換組合研究作
基于FPGA的相檢寬帶測頻系統(tǒng)的設(shè)計作
EDA技術(shù)與FPGA設(shè)計應(yīng)用 (圖)
基于CPLD的片內(nèi)振蕩器設(shè)計
基于LonWorks的在系統(tǒng)編程技術(shù)
DDE與COM技術(shù)在組態(tài)軟件開發(fā)中的應(yīng)用
用FPGA控制CLC5958型A/D轉(zhuǎn)換器實現(xiàn)的高速PCI數(shù)據(jù)采集卡
一種新型數(shù)字溫度測量電路的設(shè)計及實現(xiàn)
數(shù)字信號處理FPGA的結(jié)構(gòu)
基于DM642的運動估計算法的研究與實現(xiàn)
如何將DSP和MCU兩者完美結(jié)合
高速可設(shè)定式DSP技術(shù)
經(jīng)過優(yōu)化的低成本FPGA中的高性能DSP功能
FPGA-DSP 瞄準(zhǔn)目標(biāo)：用得起的DSP 性能
賽靈思Spartan-DSP系列信號處理功能高達20GMAC...
賽靈思推出新型低成本SPARTAN-DSP系列
Xilinx 推出新型SPARTAN-DSP系列
IBEX Technology開發(fā)出超低延遲的實時MPEG-2編解碼IP
賽靈思Spartan-DSP系列信號處理功能高達20GMACS
買賣網(wǎng)BLOCK、BLOCK技術(shù)資料、BLOCK開發(fā)技術(shù)
由北京輝創(chuàng)互動信息技術(shù)有限公司獨家運營
粵ICP備14064281號 客服群：4031849 交流群：4031839 商務(wù)合作：QQ 775851086