- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1914 > DS2156LN+ (Maxim Integrated Products)IC TXRX T1/E1/J1 1-CHIP 100-LQFP PDF資料下載
參數(shù)資料
| 型號： | DS2156LN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 81/265頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TXRX T1/E1/J1 1-CHIP 100-LQFP |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 功能： | 單芯片收發(fā)器 |
| 接口： | E1，J1，T1，TDM，UTOPIA II |
| 電路數(shù)： | 1 |
| 電源電壓： | 3.14 V ~ 3.47 V |
| 電流 - 電源： | 75mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP |
| 供應(yīng)商設(shè)備封裝： | 100-LQFP（14x14） |
| 包裝： | 托盤 |
| 包括： | BERT 發(fā)生器和檢測器，CMI 編碼器和解碼器，HDLC 控制器 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當(dāng)前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁
DS2156
171 of 265
24.5 Transmit Operation
The DS2156 interface to the ATM layer is fully compliant to the ATM Forum’s UTOPIA Level 2
specification [3]. Either direct status or multiplexed with 1CLAV mode is supported. The DS2156 can be
configured to use any address, 0 to 3, as its UTOPIA port address, and uses a 4-cell buffer for cell-rate
decoupling. The depth of the transmit FIFO is configurable to 2, 3, or 4 cells. When a port is polled and
has cell space available, the DS2156 generates a cell available signal for that port. Additionally, the
DS2156 generates a 2-cell space availability indication for each port. Note that this “2CLAV” indication
follows the timing and polling cycles of UT-CLAV.
Figure 24-2 shows the polling and cell transfer cycles for DS2156s used in a multiport configuration.
Note that UT-SOC must be aligned with the first byte transfer. The DS2156 uses UT-SOC to detect the
first byte of a cell. If a spurious UT-SOC comes during a cell transfer, then the DS2156 aligns with the
latest UT-SOC and ignores the bytes (partial cell) received thus far.
24.5.1
UTOPIA Side Transmit: Muxed Mode with One Transmit CLAV
In the following functional description, a PHY is a single DS2156 and PHYs are multiple DS2156s.
In Level 2 UTOPIA, only one PHY at a time is selected for a cell transfer. However, another PHY can be
polled for its UT-CLAV status while the selected PHY transfers data. The ATM layer polls the UT-
CLAV status of a PHY by placing its address on the transmit UTOPIA bus. The PHY drives UT-CLAV
during each cycle following one with its address on the UT-ADDRx lines. The ATM layer selects a PHY
for transfer by placing the port address of the PHY onto UT-ADDRx, when UT-ENB is deasserted during
the current clock cycle, and asserted during the next clock cycle. All PHYs only examine the value on
UT-ADDRx for selection purposes when UT-ENB is deasserted. The PHY is selected starting from the
cycle after its address is on the UT-ADDRx lines and UT-ENB is deasserted. And ending in the cycle,
another PHY is addressed for selection and UT-ENB is deasserted. Once a PHY is selected, the cell
transfer is accomplished as described by the cell-level handshake of UTOPIA Level 1. To operate a PHY
in a single PHY environment, the address pins should be set to the value programmed by the management
interface.
Figure 24-2 shows an example where PHYs are polled until the end of a cell transmission cycle. The UT-
CLAV signal shows that PHYs N - 3 and N + 3 can accept cells and PHY N + 3 is selected. The PHY is
selected with the rising clock edge #16. Immediately after the beginning of cell transmission to
PHY N + 3, the ATM layer starts polling again. Using the 2-clock polling cycles shown, up to 26 PHYs
can be polled. This maximum value can only be reached if all responses occur in minimum delays, e.g.,
as shown, where, with clock edge #15, the response of the last PHY is obtained, immediately followed by
the UT-ENB pulse to the PHYs. If an ATM implementation needs additional clock cycles to select the
PHY, fewer than 26 PHY can be polled during one cell cycle. Note that if the ATM would decide to
select PHY N again for the next cell transmission, it could leave the UT-ENB line asserted and start
transmitting the next cell with clock edge #15. This results in a back-to-back cell transmission.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS2172T/T&R | IC TESTER BIT ERROR RATE 32-TQFP |
| DS2174QN+ | IC BERT ENHANCED 44-PLCC |
| DS2175SN+ | IC ELASTIC STORE T1/CEPT 16-SOIC |
| DS2176QN | IC BUFFER RECEIVE T1 IND 28-PLCC |
| DS2180AQN+T&R | IC TRANSCEIVER T1 44-PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS2156LN+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS216 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| DS2160 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Encryption Processor |
| DS21600 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Clock Rate Adapter |
| DS21600N | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 3.3/5V Clock Rate Adapter RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。