- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376968 > DS2407 Dual Addressable Switch Plus 1K.Bit Memory PDF資料下載
參數(shù)資料
| 型號： | DS2407 |
| 英文描述： | Dual Addressable Switch Plus 1K.Bit Memory |
| 中文描述： | 雙通道、可編址開關(guān)與1k位存儲器 |
| 文件頁數(shù)： | 24/31頁 |
| 文件大?。?/td> | 194K |
| 代理商： | DS2407 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
DS2407
012099 24/31
INITIALIZATION PROCEDURE “RESET AND PRESENCE PULSES”
Figure 14
t
RSTH
t
RSTL
t
R
V
PULLUP
V
PULLUP MIN
IH MIN
V
IL MAX
0V
t
PDH
t
PDL
RESISTOR
MASTER
DS2407
MASTER R
X
“PRESENCE PULSE”
MASTER T
X
“RESET PULSE”
480
μ
s < t
RSTL
<
480
μ
s < t
RSTH
<
15
μ
s < t
PDH
< 60
μ
s
60
μ
s < t
PDL
< 240
μ
s
*
(includes recovery time)
* In order not to mask interrupt signalling by other devices on the 1–Wire bus, t
RSTL
+ t
R
should always be less than
960
μ
s. t
RSTL
should be limited to maximum 5 ms. Otherwise the DS2407 may perform a power–on reset cycle.
READ/WRITE TIMING DIAGRAM
Figure 15
Write–one Time Slot
60
μ
s
t
REC
t
LOW1
V
PULLUP
V
PULLUP MIN
V
IH MIN
V
IL MAX
0V
15
μ
s
DS2407
SAMPLING WINDOW
t
SLOT
RESISTOR
MASTER
DS2407
60
μ
s < t
SLOT
< 120
μ
s
1
μ
s < t
LOW1
< 15
μ
s
1
μ
s < t
REC
<
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS2407P | Dual Addressable Switch Plus 1K.Bit Memory |
| DS2407T | Dual Addressable Switch Plus 1K.Bit Memory |
| DS2407V | Dual Addressable Switch Plus 1K.Bit Memory |
| DS2407X | Dual Addressable Switch Plus 1K.Bit Memory |
| DS2417X | 1-Wire Time Chip With Interrupt |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS2407FP000 | 制造商:Thomas & Betts 功能描述:200A,CON,3P4W,MG,407,3P250V |
| DS2407MP000 | 制造商:Thomas & Betts 功能描述:200A,PLG,3P4W,MG,407,3P250V |
| DS2407MP00K | 制造商:Thomas & Betts 功能描述:200A,PLG,3P4W,MG,407,00K,3P250V |
| DS2407MR000 | 制造商:Thomas & Betts 功能描述:200A,NLT,3P4W,MG,407,3P250V |
| DS2407MRA00 | 制造商:Thomas & Betts 功能描述:200A,NLT,3P4W,MG,407,AGL,3P250V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。