參數(shù)資料
型號: DS26518GN+
廠商: Maxim Integrated Products
文件頁數(shù): 286/312頁
文件大?。?/td> 0K
描述: IC TXRX T1/E1/J1 8PORT 256-CSBGA
產品培訓模塊: Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
標準包裝: 90
類型: 收發(fā)器
驅動器/接收器數(shù): 8/8
規(guī)程: T1/E1/J1
電源電壓: 3.135 V ~ 3.465 V
安裝類型: 表面貼裝
封裝/外殼: 256-BGA,CSBGA
供應商設備封裝: 256-CSBGA(17x17)
包裝: 托盤
產品目錄頁面: 1430 (CN2011-ZH PDF)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁當前第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁
DS26518 8-Port T1/E1/J1 Transceiver
75 of 312
Table 9-37. Registers Related to the HDLC-64
REGISTER
FRAMER 1
ADDRESSES
FUNCTION
Receive HDLC-64 Control Register (RHC)
010h
Mapping of the HDLC-64 to DS0 or FDL, Sa
bits.
Receive HDLC-64 Bit Suppress Register
011h
Receive HDLC-64 bit suppression register.
Receive HDLC-64 FIFO Control Register
087h
Determines the watermark of the receive
HDLC-64 FIFO.
Receive HDLC-64 Packet Bytes Available
Register (RHPBA)
0B5h
Tells the user how many bytes are available in
the receive HDLC-64 FIFO.
Receive HDLC-64 FIFO Register (RHF)
0B6h
The actual FIFO data.
Receive Real-Time Status Register 5
(HDLC-64) (RRTS5)
0B4h
Indicates the FIFO status.
Receive Latched Status Register 5
(HDLC-64) (RLS5)
094h
Latched status.
Receive Interrupt Mask Register 5
(HDLC-64) (RIM5)
0A4h
Interrupt mask for interrupt generation for the
latched status.
Transmit HDLC-64 Control Register 1 (THC1)
110h
Miscellaneous transmit HDLC-64 control.
Transmit HDLC-64 Bit Suppress Register
111h
Transmit HDLC-64 bit suppress for bits not to
be used.
Transmit HDLC-64 Control Register 2 (THC2)
113h
HDLC-64 to DS0 channel selection and other
control.
Transmit HDLC-64 FIFO Control Register
187h
Used to control the transmit HDLC-64 FIFO.
Transmit Real-Time Status Register 2
(HDLC-64) (TRTS2)
1B1h
Indicates the real-time status of the transmit
HDLC-64 FIFO.
Transmit Latched Status Register 2
(HDLC-64) (TLS2)
191h
Indicates the FIFO status.
Transmit Interrupt Mask Register 2
(HDLC-64) (TIM2)
1A1h
Interrupt mask for the latched status.
Transmit HDLC-64 FIFO Buffer Available
Register (TFBA)
1B3h
Indicates the number of bytes that can be
written into the transmit FIFO.
Transmit HDLC-64 FIFO Register (THF)
1B4h
Transmit HDLC-64 FIFO.
Note: The addresses shown are for Framer 1. Addresses for Framers 2 to 8 can be calculated using the following: Framer n = (Framer 1
address + (n - 1) x 200hex); where n = 2 to 8 for Framers 2 to 8.
9.10.1.1
HDLC-64 FIFO Control
Control of the transmit and receive FIFOs is accomplished via the Receive HDLC-64 FIFO Control (RHFC) and
Transmit HDLC-64 FIFO Control (THFC) registers. The FIFO control registers set the watermarks for the FIFO.
When the receive FIFO fills above the high watermark, the RHWM bit (RRTS5.1) will be set. RHWM and TLWM
are real-time bits and will remain set as long as the FIFO’s write pointer is above the watermark. When the transmit
FIFO empties below the low watermark, the TLWM bit in the TRTS2 register will be set. TLWM is a real-time bit
and will remain set as long as the transmit FIFO’s write pointer is below the watermark. If enabled, this condition
can also cause an interrupt via the
INTB pin.
If the receive HDLC-64 FIFO does overrun the current packet being processed is dropped and the receive FIFO is
emptied. The packet status bits in RRTS5 and RLS5.5 (ROVR) indicate an overrun.
相關PDF資料
PDF描述
VE-B7J-MW CONVERTER MOD DC/DC 36V 100W
MAX248EQH+D IC TXRX RS232 5V 44-PLCC
VE-B7H-MX-F4 CONVERTER MOD DC/DC 52V 75W
VE-B7H-MX-F2 CONVERTER MOD DC/DC 52V 75W
MAX1480CCPI+ IC INTERFACE RS485/RS422 28-DIP
相關代理商/技術參數(shù)
參數(shù)描述
DS26518GN+ 功能描述:網絡控制器與處理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS26518GNA2+ 功能描述:網絡控制器與處理器 IC RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS26518GNB1 功能描述:網絡控制器與處理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS26518GNB1+ 功能描述:網絡控制器與處理器 IC 8-Port E1/T1/J1 Transceiver RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS26518NB1+ 功能描述:IC TXRX T1/E1/J1 8PORT 256-CSBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅動器,接收器,收發(fā)器 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:25 系列:- 類型:收發(fā)器 驅動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:4.5 V ~ 5.5 V 安裝類型:通孔 封裝/外殼:16-DIP(0.300",7.62mm) 供應商設備封裝:16-PDIP 包裝:管件