- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384279 > EDD5108ADTA-7BL (ELPIDA MEMORY INC) DIAL SCALE 10 TURN CONCENTRIC PDF資料下載
參數(shù)資料
| 型號(hào)： | EDD5108ADTA-7BL |
| 廠商： | ELPIDA MEMORY INC |
| 元件分類： | DRAM |
| 英文描述： | DIAL SCALE 10 TURN CONCENTRIC |
| 中文描述： | 64M X 8 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | PLASTIC, TSOP2-66 |
| 文件頁數(shù)： | 24/48頁 |
| 文件大?。?/td> | 558K |
| 代理商： | EDD5108ADTA-7BL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
EDD5108AFTA-5, EDD5116AFTA-5
Data Sheet E0741E20 (Ver. 2.0)
24
CK
/CK
VTT
VTT
DQS
DQ
CL = 3
Command
t0
t0.5
t1
t1.5
t2
t2.5
t3
t3.5
t4
t4.5
t5
t5.5
out0
out1
out2
out3
tRPST
tAC,tDQSCK
READ
NOP
tRPRE
Read Operation (/CAS Latency)
Write operation
The burst length (BL) and the burst type (BT) of the mode register are referred when a write command is issued.
The burst length (BL) determines the length of a sequential data input by the write command that can be set to 2, 4,
or 8. The latency from write command to data input is fixed to 1. The starting address of the burst read is defined by
the column address, the bank select address which are loaded via the A0 to A12, BA0 to BA1 pins in the cycle when
the write command is issued. DQS should be input as the strobe for the input-data and DM as well during burst
operation. tWPRE prior to the first rising edge of the DQS should be set to Low and tWPST after the last falling edge
of the data strobe can be set to High-Z. The leading low period of DQS is referred as write preamble. The last low
period of DQS is referred as write postamble.
in1
in0
in1
in2
in3
in0
in1
in2
in3
in4
in5
in6
in7
CK
/CK
Address
DQS
DQ
BL = 2
BL = 4
BL = 8
Command
BL: Burst length
t1
t0
tn
tn+0.5 tn+1
tn+2
tn+3
tn+4
tn+5
in0
ACT
NOP
NOP
NOP
WRITE
tWPRE
tWPRES
Row
Column
tRCD
tWPST
Write Operation
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EDD5108ADTA-E | 512M bits DDR SDRAM |
| EDD5108ADTA-7AL-E | 512M bits DDR SDRAM |
| EDD5116AFTA-6B-E | 512M bits DDR SDRAM |
| EDD5116AFTA-7A-E | 512M bits DDR SDRAM |
| EDD5116AFTA-7B-E | 512M bits DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EDD5108ADTA-7BL-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5108ADTA-7BTI | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM WTR (Wide Temperature Range) |
| EDD5108ADTA-E | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM |
| EDD5108ADTA-LI | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM WTR (Wide Temperature Range) |
| EDD5108ADTA-TI | 制造商:ELPIDA 制造商全稱:Elpida Memory 功能描述:512M bits DDR SDRAM WTR (Wide Temperature Range) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。