- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4349 > EP2AGX125DF25C5N (Altera)IC ARRIA II GX FPGA 125K 572FBGA PDF資料下載
參數(shù)資料
| 型號： | EP2AGX125DF25C5N |
| 廠商： | Altera |
| 文件頁數(shù)： | 46/90頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ARRIA II GX FPGA 125K 572FBGA |
| 產(chǎn)品培訓(xùn)模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標準包裝： | 5 |
| 系列： | Arria II GX |
| LAB/CLB數(shù)： | 4964 |
| 邏輯元件/單元數(shù)： | 118143 |
| RAM 位總計： | 8315904 |
| 輸入/輸出數(shù)： | 260 |
| 電源電壓： | 0.87 V ~ 0.93 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 572-FBGA |
| 供應(yīng)商設(shè)備封裝： | 572-FBGA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
1–42
Chapter 1: Device Datasheet for Arria II Devices
Switching Characteristics
December 2013
Altera Corporation
Sinusoidal jitter
tolerance
(peak-to-peak)
Jitter frequency =
20 KHz
Data rate =
1.485 Gbps (HD)
Pattern = 75%
color bar
> 1
UI
Jitter frequency =
100 KHz
Data rate = 1.485
Gbps (HD)
Pattern = 75%
color bar
> 0.2
UI
Jitter frequency =
148.5 MHz
Data rate =
1.485 Gbps (HD)
Pattern =75%
color bar
> 0.2
UI
SATA Transmit Jitter Generation (10)
Total jitter at
1.5 Gbps (G1)
Compliance
pattern
—
0.55
—
0.55
—
0.55
—
0.55
UI
Deterministic
jitter at 1.5 Gbps
(G1)
Compliance
pattern
—
0.35
—
0.35
—
0.35
—
0.35
UI
Total jitter at
3.0 Gbps (G2)
Compliance
pattern
—
0.55
—
0.55
—
0.55
—
0.55
UI
Deterministic
jitter at 3.0 Gbps
(G2)
Compliance
pattern
—
0.35
—
0.35
—
0.35
—
0.35
UI
Total jitter at
6.0 Gbps (G3)
Compliance
pattern
—
0.52
—
UI
Random jitter at
6.0 Gbps (G3)
Compliance
pattern
—
0.18
—
UI
SATA Receiver Jitter Tolerance (10)
Total jitter
tolerance at
1.5 Gbps (G1)
Compliance
pattern
> 0.65
UI
Deterministic
jitter tolerance at
1.5 Gbps (G1)
Compliance
pattern
> 0.35
UI
SSC modulation
frequency at
1.5 Gbps (G1)
Compliance
pattern
33
kHz
Table 1–40. Transceiver Block Jitter Specifications for Arria II GX Devices (Note 1) (Part 6 of 10)
Symbol/
Description
Conditions
I3
C4
C5, I5
C6
Unit
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMM08DRES | CONN EDGECARD 16POS .156 EYELET |
| HSC49DRYS-S93 | CONN EDGECARD 98POS DIP .100 SLD |
| GMC65DRXN-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| GMC65DRXH-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| FMC22DRXI-S734 | CONN EDGECARD 44POS DIP .100 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP2AGX125DF25C5NES | 制造商:Altera Corporation 功能描述:IC ARRIA II GX FPGA 572FBGA 制造商:Altera Corporation 功能描述:IC FPGA 260 I/O 572FBGA |
| EP2AGX125DF25C6 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 4964 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX125DF25C6N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 4964 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX125DF25C6NES | 制造商:Altera Corporation 功能描述:FPGA Arria |
| EP2AGX125DF25I3 | 功能描述:IC ARRIA II GX FPGA 125K 572FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Arria II GX 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55） |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。