參數(shù)資料
      型號: EP4CE22F17C9LN
      廠商: Altera
      文件頁數(shù): 5/42頁
      文件大?。?/td> 0K
      描述: IC CYCLONE IV FPGA 22K 256FBGA
      產(chǎn)品培訓(xùn)模塊: Three Reasons to Use FPGA's in Industrial Designs
      Cyclone IV FPGA Family Overview
      特色產(chǎn)品: Cyclone? IV FPGAs
      標準包裝: 90
      系列: CYCLONE® IV E
      LAB/CLB數(shù): 1395
      邏輯元件/單元數(shù): 22320
      RAM 位總計: 608256
      輸入/輸出數(shù): 153
      電源電壓: 0.97 V ~ 1.03 V
      安裝類型: 表面貼裝
      工作溫度: 0°C ~ 85°C
      封裝/外殼: 256-BGA
      供應(yīng)商設(shè)備封裝: 256-FBGA(17x17)
      Chapter 1: Cyclone IV Device Datasheet
      1–13
      Operating Conditions
      December 2013
      Altera Corporation
      Table 1–16. Single
      -Ended SSTL and HSTL I/O Reference Voltage Specifications for Cyclone IV Devices (1)
      I/O
      Standard
      VCCIO (V)
      VREF (V)
      VTT (V) (2)
      Min
      Typ
      Max
      Min
      Typ
      Max
      Min
      Typ
      Max
      SSTL
      -2
      Class I, II
      2.375
      2.5
      2.625
      1.19
      1.25
      1.31
      VREF
      0.04
      VREF
      VREF +
      0.04
      SSTL
      -18
      Class I, II
      1.7
      1.8
      1.9
      0.833
      0.9
      0.969
      VREF
      0.04
      VREF
      VREF +
      0.04
      HSTL
      -18
      Class I, II
      1.71
      1.8
      1.89
      0.85
      0.9
      0.95
      0.85
      0.9
      0.95
      HSTL
      -15
      Class I, II
      1.425
      1.5
      1.575
      0.71
      0.75
      0.79
      0.71
      0.75
      0.79
      HSTL
      -12
      Class I, II
      1.14
      1.2
      1.26
      0.48 x VCCIO (3)
      0.5 x VCCIO (3)
      0.52 x VCCIO (3)
      0.5 x
      VCCIO
      0.47 x VCCIO (4)
      0.5 x VCCIO (4)
      0.53 x VCCIO (4)
      Notes to Table 1–16:
      (1) For an explanation of terms used in Table 1–16, refer to “Glossary” on page 1–37.
      (2) VTT of the transmitting device must track VREF of the receiving device.
      (3) Value shown refers to DC input reference voltage, VREF(DC).
      (4) Value shown refers to AC input reference voltage, VREF(AC).
      Table 1–17. Single
      -Ended SSTL and HSTL I/O Standards Signal Specifications for Cyclone IV Devices
      I/O
      Standard
      VIL(DC) (V)
      VIH(DC) (V)
      VIL(AC) (V)
      VIH(AC) (V)
      VOL (V)
      VOH (V)
      IOL
      (mA)
      IOH
      (mA)
      Min
      Max
      Min
      Max
      Min
      Max
      Min
      Max
      Min
      SSTL
      -2
      Class I
      VREF
      0.18
      VREF +
      0.18
      ——
      VREF
      0.35
      VREF +
      0.35
      VTT
      0.57
      VTT +
      0.57
      8.1
      –8.1
      SSTL
      -2
      Class II
      VREF
      0.18
      VREF +
      0.18
      ——
      VREF
      0.35
      VREF +
      0.35
      VTT
      0.76
      VTT +
      0.76
      16.4
      –16.4
      SSTL
      -18
      Class I
      VREF
      0.125
      VREF +
      0.125
      ——
      VREF
      0.25
      VREF +
      0.25
      VTT
      0.475
      VTT +
      0.475
      6.7
      –6.7
      SSTL
      -18
      Class II
      VREF
      0.125
      VREF +
      0.125
      ——
      VREF
      0.25
      VREF +
      0.25
      —0.28
      VCCIO
      0.28
      13.4
      –13.4
      HSTL
      -18
      Class I
      VREF
      0.1
      VREF +
      0.1
      ——
      VREF
      0.2
      VREF +
      0.2
      —0.4
      VCCIO
      0.4
      8–8
      HSTL
      -18
      Class II
      VREF
      0.1
      VREF +
      0.1
      ——
      VREF
      0.2
      VREF +
      0.2
      —0.4
      VCCIO
      0.4
      16
      –16
      HSTL
      -15
      Class I
      VREF
      0.1
      VREF +
      0.1
      ——
      VREF
      0.2
      VREF +
      0.2
      —0.4
      VCCIO
      0.4
      8–8
      HSTL
      -15
      Class II
      VREF
      0.1
      VREF +
      0.1
      ——
      VREF
      0.2
      VREF +
      0.2
      —0.4
      VCCIO
      0.4
      16
      –16
      HSTL
      -12
      Class I
      –0.15
      VREF
      0.08
      VREF +
      0.08
      VCCIO + 0.15 –0.24
      VREF
      0.15
      VREF +
      0.15
      VCCIO +
      0.24
      0.25 ×
      VCCIO
      0.75 ×
      VCCIO
      8–8
      HSTL
      -12
      Class II
      –0.15
      VREF
      0.08
      VREF +
      0.08
      VCCIO + 0.15 –0.24
      VREF
      0.15
      VREF +
      0.15
      VCCIO +
      0.24
      0.25 ×
      VCCIO
      0.75 ×
      VCCIO
      14
      –14
      相關(guān)PDF資料
      PDF描述
      M1A3P400-2PQG208 IC FPGA 1KB FLASH 400K 208-PQFP
      A3P400-2PQG208 IC FPGA 1KB FLASH 400K 208-PQFP
      AGL400V2-FG144 IC FPGA 1KB FLASH 400K 144FBGA
      EP1K30QI208-2N IC ACEX 1K FPGA 30K 208-PQFP
      HMC44DRTI-S93 CONN EDGECARD 88POS DIP .100 SLD
      相關(guān)代理商/技術(shù)參數(shù)
      參數(shù)描述
      EP4CE22F17I7 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 1395 LABs 153 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      EP4CE22F17I7N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 1395 LABs 153 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      EP4CE22F17I8L 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 1395 LABs 153 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      EP4CE22F17I8LN 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone IV E 1395 LABs 153 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
      EP4CE22F23C8N 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Cyclone IV FPGA Device Faily Overview