參數(shù)資料
型號(hào)： EP4SE820H40I3
廠商： Altera
文件頁(yè)數(shù)： 39/82頁(yè)
文件大?。?/td> 0K
描述： IC STRATIX IV FPGA 820K 1517HBGA
產(chǎn)品培訓(xùn)模塊： Three Reasons to Use FPGA's in Industrial Designs
標(biāo)準(zhǔn)包裝： 3
系列： STRATIX® IV E
LAB/CLB數(shù)： 32522
邏輯元件/單元數(shù)： 813050
RAM 位總計(jì)： 34093056
輸入/輸出數(shù)： 976
電源電壓： 0.87 V ~ 0.93 V
安裝類(lèi)型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 1517-BBGA 裸露焊盤(pán)
供應(yīng)商設(shè)備封裝： 1517-HBGA（42.5x42.5）
Chapter 1: DC and Switching Characteristics for Stratix IV Devices
1–36
Switching Characteristics
March 2014
Altera Corporation
Stratix IV Device Handbook
Volume 4: Device Datasheet and Addendum
Table 1–30 lists the Stratix IV GX transceiver jitter specifications for all supported
protocols. For protocols supported by Stratix IV GT industrial speed grade devices,
refer to the Stratix IV GX –2 commercial speed grade column in Table 1–30.
Table 1–30. Transceiver Block Jitter Specifications for Stratix IV GX Devices (1), (2) (Part 1 of 9)
Symbol/
Description
Conditions
–2 Commercial
Speed Grade
–3 Commercial/
Industrial
and –2× Commercial
Speed Grade
–3 Military (3) and
–4 Commercial/
Industrial Speed
Grade
Unit
Min
Typ
Max
Min
Typ
Max
Min Typ
Max
SONET/SDH Transmit Jitter Generation (4)
Peak-to-peak jitter at
622.08 Mbps
Pattern = PRBS15
—
0.1
—
0.1
—
0.1
UI
RMS jitter at
622.08 Mbps
Pattern = PRBS15
—
0.01
—
0.01
—
0.01
UI
Peak-to-peak jitter at
2488.32 Mbps
Pattern = PRBS15
—
0.1
—
0.1
—
0.1
UI
RMS jitter at
2488.32 Mbps
Pattern = PRBS15
—
0.01
—
0.01
—
0.01
UI
SONET/SDH Receiver Jitter Tolerance (4)
Jitter tolerance at
622.08 Mbps
Jitter frequency =
0.03 KHz
Pattern = PRBS15
> 15
UI
Jitter frequency =
25 KHZ
Pattern = PRBS15
> 1.5
UI
Jitter frequency =
250 KHz
Pattern = PRBS15
> 0.15
UI
Jitter tolerance at
2488.32 Mbps
Jitter frequency =
0.06 KHz
Pattern = PRBS15
> 15
UI
Jitter frequency =
100 KHZ
Pattern = PRBS15
> 1.5
UI
Jitter frequency = 1 MHz
Pattern = PRBS15
> 0.15
UI
Jitter frequency =
10 MHz
Pattern = PRBS15
> 0.15
UI
Fibre Channel Transmit Jitter Generation (5), (13)
Total jitter FC-1
Pattern = CRPAT
—
0.23
—
0.23
—
0.23
UI
Deterministic jitter FC-1
Pattern = CRPAT
—
0.11
—
0.11
—
0.11
UI
Total jitter FC-2
Pattern = CRPAT
—
0.33
—
0.33
—
0.33
UI
Deterministic jitter FC-2
Pattern = CRPAT
—
0.2
—
0.2
—
0.2
UI
相關(guān)PDF資料
PDF描述
AMM25DTAD-S189 CONN EDGECARD 50POS R/A .156 SLD
HSM44DRAS CONN EDGECARD 88POS R/A .156 SLD
HMM44DRAS CONN EDGECARD 88POS R/A .156 SLD
HSC60DREF-S734 CONN EDGECARD 120PS .100 EYELET
HMC60DREF-S734 CONN EDGECARD 120PS .100 EYELET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP4SE820H40I3N 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Stratix IV E 32522 LABs 976 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SE820H40I4 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Stratix IV E 32522 LABs 976 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SE820H40I4N 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Stratix IV E 32522 LABs 976 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX110 制造商:ALTERA 制造商全稱(chēng):Altera Corporation 功能描述:Stratix IV Device
EP4SGX110DF29C2X 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Stratix IV GX 4224 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*