參數資料
型號： EP4SGX530KF43C3N
廠商： Altera
文件頁數： 39/82頁
文件大?。?/td> 0K
描述： IC STRATIX IV GX 531K 1760BGA
產品培訓模塊： Three Reasons to Use FPGA's in Industrial Designs
特色產品： Stratix? IV Series FPGAs
標準包裝： 3
系列： Stratix® IV GX
LAB/CLB數： 21248
邏輯元件/單元數： 531200
RAM 位總計： 28033024
輸入/輸出數： 880
電源電壓： 0.87 V ~ 0.93 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 1760-BBGA，F(xiàn)CBGA
供應商設備封裝： 1760-FCBGA
其它名稱： 544-2649
Chapter 1: DC and Switching Characteristics for Stratix IV Devices
1–36
Switching Characteristics
March 2014
Altera Corporation
Stratix IV Device Handbook
Volume 4: Device Datasheet and Addendum
Table 1–30 lists the Stratix IV GX transceiver jitter specifications for all supported
protocols. For protocols supported by Stratix IV GT industrial speed grade devices,
refer to the Stratix IV GX –2 commercial speed grade column in Table 1–30.
Table 1–30. Transceiver Block Jitter Specifications for Stratix IV GX Devices (1), (2) (Part 1 of 9)
Symbol/
Description
Conditions
–2 Commercial
Speed Grade
–3 Commercial/
Industrial
and –2× Commercial
Speed Grade
–3 Military (3) and
–4 Commercial/
Industrial Speed
Grade
Unit
Min
Typ
Max
Min
Typ
Max
Min Typ
Max
SONET/SDH Transmit Jitter Generation (4)
Peak-to-peak jitter at
622.08 Mbps
Pattern = PRBS15
—
0.1
—
0.1
—
0.1
UI
RMS jitter at
622.08 Mbps
Pattern = PRBS15
—
0.01
—
0.01
—
0.01
UI
Peak-to-peak jitter at
2488.32 Mbps
Pattern = PRBS15
—
0.1
—
0.1
—
0.1
UI
RMS jitter at
2488.32 Mbps
Pattern = PRBS15
—
0.01
—
0.01
—
0.01
UI
SONET/SDH Receiver Jitter Tolerance (4)
Jitter tolerance at
622.08 Mbps
Jitter frequency =
0.03 KHz
Pattern = PRBS15
> 15
UI
Jitter frequency =
25 KHZ
Pattern = PRBS15
> 1.5
UI
Jitter frequency =
250 KHz
Pattern = PRBS15
> 0.15
UI
Jitter tolerance at
2488.32 Mbps
Jitter frequency =
0.06 KHz
Pattern = PRBS15
> 15
UI
Jitter frequency =
100 KHZ
Pattern = PRBS15
> 1.5
UI
Jitter frequency = 1 MHz
Pattern = PRBS15
> 0.15
UI
Jitter frequency =
10 MHz
Pattern = PRBS15
> 0.15
UI
Fibre Channel Transmit Jitter Generation (5), (13)
Total jitter FC-1
Pattern = CRPAT
—
0.23
—
0.23
—
0.23
UI
Deterministic jitter FC-1
Pattern = CRPAT
—
0.11
—
0.11
—
0.11
UI
Total jitter FC-2
Pattern = CRPAT
—
0.33
—
0.33
—
0.33
UI
Deterministic jitter FC-2
Pattern = CRPAT
—
0.2
—
0.2
—
0.2
UI
相關PDF資料
PDF描述
ABC50DRYI-S93 CONN EDGECARD 100PS DIP .100 SLD
FMC15DREI CONN EDGECARD 30POS .100 EYELET
EP4SGX530KH40C2N IC STRATIX IV FPGA 530K 1517HBGA
ASC40DRAS CONN EDGECARD 80POS .100 R/A DIP
ACB50DHAT CONN EDGECARD 100PS R/A .050 DIP
相關代理商/技術參數
參數描述
EP4SGX530KF43C4 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 880 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX530KF43C4N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 880 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX530KF43I3 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 880 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX530KF43I3N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 880 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4SGX530KF43I4 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 880 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*