Notes to tables: (1) These values are specified under the recommend" />
參數(shù)資料
型號： EPM3064ALC44-10
廠商： Altera
文件頁數(shù)： 32/46頁
文件大?。?/td> 0K
描述： IC MAX 3000A CPLD 64 44-PLCC
標(biāo)準(zhǔn)包裝： 390
系列： MAX® 3000A
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 10.0ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 4
宏單元數(shù)： 64
門數(shù)： 1250
輸入/輸出數(shù)： 34
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 44-LCC（J 形引線）
供應(yīng)商設(shè)備封裝： 44-PLCC（16.58x16.58）
包裝： 管件
產(chǎn)品目錄頁面： 603 (CN2011-ZH PDF)
其它名稱： 544-1155-5
38
Altera Corporation
MAX 3000A Programmable Logic Device Family Data Sheet
Notes to tables:
(1)
These values are specified under the recommended operating conditions, as shown in Table 13 on page 23. See
Figure 11 on page 27 for more information on switching waveforms.
(2)
These values are specified for a PIA fan–out of one LAB (16 macrocells). For each additional LAB fan–out in these
devices, add an additional 0.1 ns to the PIA timing value.
(3)
This minimum pulse width for preset and clear applies for both global clear and array controls. The tLPA parameter
must be added to this minimum width if the clear or reset signal incorporates the tLAD parameter into the signal
path.
(4)
These parameters are measured with a 16–bit loadable, enabled, up/down counter programmed into each LAB.
(5)
The tLPA parameter must be added to the tLAD, tLAC, tIC, tEN, tSEXP, tACL, and tCPPW parameters for macrocells
running in low–power mode.
tOD3
Output buffer and pad delay,
slow slew rate = on
VCCIO = 2.5 V or 3.3 V
C1 = 35 pF
6.0
6.5
ns
tZX1
Output buffer enable delay,
slow slew rate = off
VCCIO = 3.3 V
C1 = 35 pF
4.0
5.0
ns
tZX2
Output buffer enable delay,
slow slew rate = off
VCCIO = 2.5 V
C1 = 35 pF
4.5
5.5
ns
tZX3
Output buffer enable delay,
slow slew rate = on
VCCIO = 3.3 V
C1 = 35 pF
9.0
10.0
ns
tXZ
Output buffer disable delay
C1 = 5 pF
4.0
5.0
ns
tSU
Register setup time
2.1
3.0
ns
tH
Register hold time
0.6
0.8
ns
tFSU
Register setup time of fast input
1.6
ns
tFH
Register hold time of fast input
1.4
ns
tRD
Register delay
1.3
1.7
ns
tCOMB
Combinatorial delay
0.6
0.8
ns
tIC
Array clock delay
1.8
2.3
ns
tEN
Register enable time
1.0
1.3
ns
tGLOB
Global control delay
1.7
2.2
ns
tPRE
Register preset time
1.0
1.4
ns
tCLR
Register clear time
1.0
1.4
ns
tPIA
PIA delay
3.0
4.0
ns
tLPA
Low-power adder
4.5
5.0
ns
Table 25. EPM3512A Internal Timing Parameters (Part 2 of 2)
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
Min
Max
Min
Max
相關(guān)PDF資料
PDF描述
MAX15029ATB+T IC REG LDO ADJ .5A 10-TDFN
MAX16999AUA13+T IC REG LDO 1.3V .1A 8-UMAX-EP
TIM104K050P0X CAP TANT 0.1UF 50V 10% RADIAL
EPM7032AELC44-10N IC MAX 7000 CPLD 32 44-PLCC
EPM3064ALC44-10N IC MAX 3000A CPLD 64 44-PLCC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EPM3064ALC44-10N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 64 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3064ALC44-10N 制造商:Altera Corporation 功能描述:Programmable Logic IC
EPM3064ALC44-4 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 64 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3064ALC44-4N 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 64 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3064ALC44-7 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 64 Macro 34 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*