- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19549 > EPM7064SLC84-7 (Altera)IC MAX 7000 CPLD 64 84-PLCC PDF資料下載
參數(shù)資料
| 型號： | EPM7064SLC84-7 |
| 廠商： | Altera |
| 文件頁數(shù)： | 47/66頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MAX 7000 CPLD 64 84-PLCC |
| 標準包裝： | 75 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 7.5ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 4 |
| 宏單元數(shù)： | 64 |
| 門數(shù)： | 1250 |
| 輸入/輸出數(shù)： | 68 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 84-LCC（J 形引線） |
| 供應商設備封裝： | 84-PLCC（29.31x29.31） |
| 包裝： | 托盤 |
| 其它名稱： | 544-1198-5 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
Altera Corporation
51
MAX 7000 Programmable Logic Device Family Data Sheet
Table 37. EPM7256S External Timing Parameters
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
-15
Min
Max
Min
Max
Min
Max
tPD1
Input to non-registered output
C1 = 35 pF
7.5
10.0
15.0
ns
tPD2
I/O input to non-registered
output
C1 = 35 pF
7.5
10.0
15.0
ns
tSU
Global clock setup time
3.9
7.0
11.0
ns
tH
Global clock hold time
0.0
ns
tFSU
Global clock setup time of fast
input
3.0
ns
tFH
Global clock hold time of fast
input
0.0
0.5
0.0
ns
tCO1
Global clock to output delay
C1 = 35 pF
4.7
5.0
8.0
ns
tCH
Global clock high time
3.0
4.0
5.0
ns
tCL
Global clock low time
3.0
4.0
5.0
ns
tASU
Array clock setup time
0.8
2.0
4.0
ns
tAH
Array clock hold time
1.9
3.0
4.0
ns
tACO1
Array clock to output delay
C1 = 35 pF
7.8
10.0
15.0
ns
tACH
Array clock high time
3.0
4.0
6.0
ns
tACL
Array clock low time
3.0
4.0
6.0
ns
tCPPW
Minimum pulse width for clear
and preset
3.0
4.0
6.0
ns
tODH
Output data hold time after
clock
C1 = 35 pF (3)
1.0
ns
tCNT
Minimum global clock period
7.8
10.0
13.0
ns
fCNT
Maximum internal global clock
frequency
128.2
100.0
76.9
MHz
tACNT
Minimum array clock period
7.8
10.0
13.0
ns
fACNT
Maximum internal array clock
frequency
128.2
100.0
76.9
MHz
fMAX
Maximum clock frequency
166.7
125.0
100.0
MHz
相關PDF資料 |
PDF描述 |
|---|---|
| VI-BTZ-CY-F2 | CONVERTER MOD DC/DC 2V 20W |
| PQ20WZ5UJ00H | IC REG LDO ADJ .5A SC-63 |
| EPM570GT100C4 | IC MAX II CPLD 570 LE 100-TQFP |
| RW2-1209D/B | CONV DC/DC 2W 9-18VIN +/-09VOUT |
| VI-2V0-CY-F4 | CONVERTER MOD DC/DC 5V 50W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7064SLC84-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064SLI44-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064SLI44-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 36 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064SLI84-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064SQC160-15 | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:High-performance, EEPROM-based programmable logic devices PLDs) based on second-generation MAX architecture |
發(fā)布緊急采購，3分鐘左右您將得到回復。