- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97933 > EPM7128ALC84-7 PDF資料下載
參數(shù)資料
| 型號： | EPM7128ALC84-7 |
| 文件頁數(shù)： | 22/60頁 |
| 文件大小： | 1030K |
| 代理商： | EPM7128ALC84-7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
Altera Corporation
29
MAX 7000A Programmable Logic Device Data Sheet
Figure 12. MAX 7000A Switching Waveforms
Combinatorial Mode
Input Pin
I/O Pin
PIA Delay
Shared Expander
Delay
Logic Array
Input
Parallel Expander
Delay
Logic Array
Output
Output Pin
tIN
tLAC , tLAD
tPIA
tOD
tPEXP
tIO
tSEXP
tCOMB
Global Clock Mode
Global
Clock Pin
Global Clock
at Register
Data or Enable
(Logic Array Output)
tF
tCH
tCL
tR
tIN
tGLOB
tSU
tH
Array Clock Mode
Input or I/O Pin
Clock into PIA
Clock into
Logic Array
Clock at
Register
Data from
Logic Array
Register to PIA
to Logic Array
Register Output
to Pin
tF
tR
tACH
tACL
tSU
tIN
tIO
tRD
tPIA
tCLR , tPRE
tH
tPIA
tIC
tPIA
tOD
tR & tF < 2 ns. Inputs are
driven at 3 V for a logic
high and 0 V for a logic
low. All timing
characteristics are
measured at 1.5 V.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EPM7128ATC100-10 | |
| EPM7128ATC100-12 | |
| EPM7128ATC100-6 | |
| EPM7128ATC100-7 | |
| EPM7192EQI160-7 | Electrically-Erasable Complex PLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7128AT10010 | 制造商:ALTERA 功能描述:NEW |
| EPM7128AT1100-10 | 制造商:Altera Corporation 功能描述: |
| EPM7128ATC100-10 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7128ATC100-10F | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7128ATC100-12 | 制造商:Altera Corporation 功能描述:COMPLEX-EEPLD, 128-CELL, 12NS PROP DELAY, 100 Pin, Plastic, TQFP |
發(fā)布緊急采購，3分鐘左右您將得到回復。