- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19838 > EPM7160STI100-10N (Altera)IC MAX 7000 CPLD 160 100-TQFP PDF資料下載
參數(shù)資料
| 型號： | EPM7160STI100-10N |
| 廠商： | Altera |
| 文件頁數(shù)： | 46/66頁 |
| 文件大小： | 0K |
| 描述： | IC MAX 7000 CPLD 160 100-TQFP |
| 標準包裝： | 270 |
| 系列： | MAX® 7000 |
| 可編程類型： | 系統(tǒng)內可編程 |
| 最大延遲時間 tpd(1)： | 10.0ns |
| 電壓電源 - 內部： | 4.5 V ~ 5.5 V |
| 邏輯元件/邏輯塊數(shù)目： | 10 |
| 宏單元數(shù)： | 160 |
| 門數(shù)： | 3200 |
| 輸入/輸出數(shù)： | 84 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-TQFP |
| 供應商設備封裝： | 100-TQFP（14x14） |
| 包裝： | 托盤 |
| 產品目錄頁面： | 604 (CN2011-ZH PDF) |
| 其它名稱： | 544-2053 EPM7160STI100-10N-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
50
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
Notes to tables:
(1)
These values are specified under the recommended operating conditions shown in Table 14. See Figure 13 for more
information on switching waveforms.
(2)
This minimum pulse width for preset and clear applies for both global clear and array controls. The tLPA parameter
must be added to this minimum width if the clear or reset signal incorporates the tLAD parameter into the signal
path.
(3)
This parameter is a guideline that is sample-tested only and is based on extensive device characterization. This
parameter applies for both global and array clocking.
(4)
These parameters are measured with a 16-bit loadable, enabled, up/down counter programmed into each LAB.
(5)
The fMAX values represent the highest frequency for pipelined data.
(6)
Operating conditions: VCCIO = 3.3 V ± 10% for commercial and industrial use.
(7)
For EPM7064S-5, EPM7064S-6, EPM7128S-6, EPM7160S-6, EPM7160S-7, EPM7192S-7, and EPM7256S-7 devices,
these values are specified for a PIA fan-out of one LAB (16 macrocells). For each additional LAB fan-out in these
devices, add an additional 0.1 ns to the PIA timing value.
(8)
The tLPA parameter must be added to the tLAD, tLAC, tIC, tEN, tSEXP, tACL, and tCPPW parameters for macrocells
running in the low-power mode.
tH
Register hold time
1.7
3.0
4.0
ns
tFSU
Register setup time of fast
input
2.3
3.0
2.0
ns
tFH
Register hold time of fast
input
0.7
0.5
1.0
ns
tRD
Register delay
1.4
2.0
1.0
ns
tCOMB
Combinatorial delay
1.2
2.0
1.0
ns
tIC
Array clock delay
3.2
5.0
6.0
ns
tEN
Register enable time
3.1
5.0
6.0
ns
tGLOB
Global control delay
2.5
1.0
ns
tPRE
Register preset time
2.7
3.0
4.0
ns
tCLR
Register clear time
2.7
3.0
4.0
ns
tPIA
PIA delay
2.4
1.0
2.0
ns
tLPA
Low-power adder
10.0
11.0
13.0
ns
Table 36. EPM7192S Internal Timing Parameters (Part 2 of 2)
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
-15
Min
Max
Min
Max
Min
Max
相關PDF資料 |
PDF描述 |
|---|---|
| ISL61851CCBZ | IC USB PWR CTRLR DUAL 8SOIC |
| ISPLSI 5128VE-100LT128 | IC PLD ISP 96I/O 10NS 128TQFP |
| GRM319R61E105KC36D | CAP CER 1UF 25V 10% X5R 1206 |
| EPM7160STI100-10 | IC MAX 7000 CPLD 160 100-TQFP |
| VI-27T-CY-F4 | CONVERTER MOD DC/DC 6.5V 50W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7192E | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device Family |
| EPM7192EGC160-10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| EPM7192EGC160-12 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7192EGC160-15 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7192EGC160-20 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。