- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370389 > GS84118B-150 x18 Synchronous SRAM PDF資料下載
參數(shù)資料
| 型號： | GS84118B-150 |
| 英文描述： | x18 Synchronous SRAM |
| 中文描述： | x18同步SRAM |
| 文件頁數(shù)： | 5/30頁 |
| 文件大?。?/td> | 584K |
| 代理商： | GS84118B-150 |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁
Rev: 1.05 7/2001
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
5/30
1999, Giga Semiconductor, Inc.
GS84118T/B-166/150/130/100
PBGA
Pin Description
Pin Location
Symbol
Description
P4, N4, R2, C3, B3, C2, A2, A3, A5, A6, T6, C5,
R6, T5, T2, T3, B5, C6
A0–A17
Address Input Signals—Inputs are registered and must meet
setup and hold times, as specified on
page 11
.
K4
CLK
Clock Input Signal
M4
BWE
Byte Write Enable Signal—The byte write enable signal needs to
be combined with one of the four byte write signals for a write
operation to occur.
L5
BW1
Byte Write signal for data outputs 1 thru 8
G3
BW2
Byte Write signal for data outputs 9 thru 16
H4
GW
Global Write Enable
E4, B2, B6
CE1,CE2, CE3
Chip Enables
F4
OE
Output Enable
G4
ADV
Burst address advance
A4, B4
ADSP, ADSC
Address status signals
P7, N6, L6, K7, H6, G7, F6, E7, D1, E2, G2, H1,
K2, L1, M2, N1
DQ1–DQ16
Data Input and Output pins
D6, P2
DQP1–DQP2
Parity Input and Output pins
M6
MATCH
Match Output
P6
MOE
Match Output Enable
N7
DE
Data Enable—Data input registers are updated only when DE is
active.
T7
ZZ
Power down control—Application of ZZ will result in a low
standby power consumption.
R5
FT
Flow Through or Pipeline mode
R3
LBO
Linear Order Burst mode
U2
TMS
Test Mode Select
U3
TDI
Test Data In
U5
TDO
Test Data Out
U4
TCK
Test Clock
C4, J2, J4, J6, R4
V
DD
3.3 V power supply
D3, D5, E3, E5, F3, F5, H3, H5, K3, K5, M3, M5,
N3, N5, P3, P5
V
SS
Ground
A1, A7, F1, F7, J1, J7, M1, M7, U1, U7
V
DDQ
2.5 V/3.3 V output power supply
B1, B7, C1, C7, D2, D4, D7, E1, E6, F2, G1, G5,
G6, H2, H7, J3, J5, K1, K6, L2, L3, L4, L7, N2,
P1, RR1, R7, T1, T4, U6
NC
No Connect
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS84118B-166 | x18 Synchronous SRAM |
| GS84118T-100 | x18 Synchronous SRAM |
| GS84118T-133 | x18 Synchronous SRAM |
| GS84118T-150 | x18 Synchronous SRAM |
| GS84118T-166 | x18 Synchronous SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS84118B-150I | 制造商:GSI 制造商全稱:GSI Technology 功能描述:256K x 18 Sync Cache Tag |
| GS84118B-166 | 制造商:GSI 制造商全稱:GSI Technology 功能描述:256K x 18 Sync Cache Tag |
| GS84118B-166I | 制造商:GSI 制造商全稱:GSI Technology 功能描述:256K x 18 Sync Cache Tag |
| GS84118I-133I | 制造商:GSI 制造商全稱:GSI Technology 功能描述:256K x 18 Sync Cache Tag |
| GS84118T-100 | 制造商:GSI 制造商全稱:GSI Technology 功能描述:256K x 18 Sync Cache Tag |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。