- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370389 > GS88118T-100 x18 Fast Synchronous SRAM PDF資料下載
參數(shù)資料
| 型號： | GS88118T-100 |
| 英文描述： | x18 Fast Synchronous SRAM |
| 中文描述： | x18快速同步SRAM |
| 文件頁數(shù)： | 4/33頁 |
| 文件大?。?/td> | 616K |
| 代理商： | GS88118T-100 |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁
Rev: 1.10 7/2000
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com
4/33
2000, Giga Semconductor, Inc.
Preliminary
GS88118/36T-11/11.5/100/80/66
TQFP Pin Description
Pin Location
37, 36
Symbol
A
0
, A
1
Type
I
Description
Address field LSBs and Address Counter preset Inputs
35, 34, 33, 32, 100, 99, 82, 81, 44, 45,
46, 47, 48, 49, 50, 92
80
63, 62, 59, 58, 57, 56, 53, 52
68, 69, 72, 73, 74, 75, 78, 79
13, 12, 9, 8, 7, 6, 3, 2
18, 19, 22, 23, 24, 25, 28, 29
A
2
–A
17
I
Address Inputs
A
18
I
Address Inputs
DQ
A1
–DQ
A8
DQ
B1
–DQ
B8
DQ
C1
–DQ
C8
DQ
D1
–DQ
D8
DQ
A9
, DQ
B9
,
DQ
C9
, DQ
D9
DQ
A1
–DQ
A9
DQ
B1
–DQ
B9
I/O
Data Input and Output pins ( x36 Version)
51, 80, 1, 30
I/O
Data Input and Output pins
58, 59, 62, 63, 68, 69, 72, 73, 74
8, 9, 12, 13, 18, 19, 22, 23, 24
51, 52, 53, 56, 57
75, 78, 79,
1, 2, 3, 6, 7
25, 28, 29, 30
16
66
87
93, 94
95, 96
95, 96
89
88
98
97
86
83
84, 85
64
14
31
38
39
42
43
I/O
Data Input and Output pins
NC
—
No Connect
DP
QE
BW
B
A
, B
B
B
C
, B
D
NC
CK
GW
E
1
E
2
G
ADV
I
Parity Input; 1 = Even, 0 = Odd
Parity Error Out; Open Drain Output
Byte Write—Writes all enabled bytes; active low
Byte Write Enable for DQ
A
, DQ
B
Data I/Os; active low
Byte Write Enable for DQ
C
, DQ
D
Data I/Os; active low ( x36 Version)
No Connect (x18 Version)
Clock Input Signal; active high
Global Write Enable—Writes all bytes; active low
Chip Enable; active low
Chip Enable; active high
Output Enable; active low
Burst address counter advance enable; active low
Address Strobe (Processor, Cache Controller); active low
Sleep mode control; active high
Flow Through or Pipeline mode; active low
Linear Burst Order mode; active low
Scan Test Mode Select
Scan Test Data In
Scan Test Data Out
Scan Test Clock
O
I
I
I
—
I
I
I
I
I
I
I
I
I
I
I
I
O
I
ADSP, ADSC
ZZ
FT
LBO
TMS
TDI
TDO
TCK
V
DD
V
SS
V
DDQ
15, 41, 65, 91
I
Core power supply
5,10,17, 21, 26, 40, 55, 60, 67, 71, 76, 90
I
I/O and Core Ground
4, 11, 20, 27, 54, 61, 70, 77
I
Output driver power supply
Powered by ICminer.com Electronic-Library Service CopyRight 2003
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS88136T-100 | x36 Fast Synchronous SRAM |
| GS88136T-100I | x36 Fast Synchronous SRAM |
| GS88136T-11 | x36 Fast Synchronous SRAM |
| GS88136T-11.5 | x36 Fast Synchronous SRAM |
| GS88136T-11.5I | x36 Fast Synchronous SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS88118T-100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Fast Synchronous SRAM |
| GS88118T-11 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Fast Synchronous SRAM |
| GS88118T-11.5 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Fast Synchronous SRAM |
| GS88118T-11.5I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Fast Synchronous SRAM |
| GS88118T-11I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x18 Fast Synchronous SRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。