- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370623 > HM530281RTT-25 (Hitachi,Ltd.) 331,776-word x 8-bit Frame Memory PDF資料下載
參數(shù)資料
| 型號： | HM530281RTT-25 |
| 廠商： | Hitachi,Ltd. |
| 英文描述： | 331,776-word x 8-bit Frame Memory |
| 中文描述： | 331776字× 8位幀存儲器 |
| 文件頁數(shù)： | 25/47頁 |
| 文件大?。?/td> | 311K |
| 代理商： | HM530281RTT-25 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁
Datasheet Title
25
Output enable
Cycle N - 1
Cycle N
Disable cycle
(N + 1)
Cycle N + 2
Cycle N + 3
t
RCC
t
RAC
t
OHZ
t
OLZ
t
OAC
RCK
RRS
RAS
Dout
CGR
OE
High
High
Low
Note:
High-Z
D(N - 2)
D(N - 1)
D(N)
D(N + 2)
D(N + 3)
During cycles where OE is high, the output goes to the high impedance state, and the
read address pointer is incremented.
Line Reset
Write line increment
D(N - 1)
Add(V, H)
D(N)
D(0)
D(1)
D(2)
t
WCC
t
WLH
t
WLS
t
DS
t
DH
Add(V + 1.0)
High
High
High
WCK
WLRS
WRS
Din
WWND
WCLR
Note:
N - 1
N
0
1
2
t
WLS
The line address V is incremented, and the horizontal address H is reset to 0.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HM530281RTT-34 | 331,776-word x 8-bit Frame Memory |
| HM530281RTT-45 | 331,776-word x 8-bit Frame Memory |
| HM530281TT-20 | 331,776 WORD X 8 BIT FRAME MEMORY |
| HM530281TT-25 | 331,776 WORD X 8 BIT FRAME MEMORY |
| HM530281TT-34 | 331,776 WORD X 8 BIT FRAME MEMORY |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HM530281RTT-34 | 制造商:HITACHI 制造商全稱:Hitachi Semiconductor 功能描述:331,776-word x 8-bit Frame Memory |
| HM530281RTT-45 | 制造商:HITACHI 制造商全稱:Hitachi Semiconductor 功能描述:331,776-word x 8-bit Frame Memory |
| HM530281TT | 制造商:HITACHI 制造商全稱:Hitachi Semiconductor 功能描述:331,776 WORD X 8 BIT FRAME MEMORY |
| HM530281TT-20 | 制造商:HITACHI 制造商全稱:Hitachi Semiconductor 功能描述:331,776 WORD X 8 BIT FRAME MEMORY |
| HM530281TT-25 | 制造商:HITACHI 制造商全稱:Hitachi Semiconductor 功能描述:331,776 WORD X 8 BIT FRAME MEMORY |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。