- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296198 > HY5DU12422BLT-H (HYNIX SEMICONDUCTOR INC) 128M X 4 DDR DRAM, 0.75 ns, PDSO66 PDF資料下載
參數(shù)資料
| 型號： | HY5DU12422BLT-H |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | DRAM |
| 英文描述： | 128M X 4 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | 0.400 X 0.875 INCH, 0.65 MM PITCH, TSOP2-66 |
| 文件頁數(shù)： | 5/31頁 |
| 文件大?。?/td> | 686K |
| 代理商： | HY5DU12422BLT-H |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁
Rev. 1.1 / Apr. 2006
13
1HY5DU12422B(L)T
HY5DU12822B(L)T
HY5DU121622B(L)T
8. Issue a Mode Register Set command to initialize the mode register with bit A8 = Low
Power-Up Sequence
CODE
NOP
PRE
MRS
EMRS
PRE
NOP
MRS
AREF
ACT
RD
VDD
VDDQ
VTT
VREF
/CLK
CLK
CKE
CMD
DM
ADDR
A10
BA0, BA1
DQS
DQ'S
LVCMOS Low Level
tIS tIH
tVTD
T=200usec
tRP
tMRD
tRP
tRFC
tMRD
tXSRD*
READ
Non-Read
Command
Power UP
VDD and CK stable
Precharge All
EMRS Set
MRS Set
Reset DLL
(with A8=H)
Precharge All
2 or more
Auto Refresh
MRS Set
(with A8=L)
* 200 cycle(tXSRD) of CK are required (for DLL locking) before Read Command
tMRD
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY86-12LF | 90-Degree Hybrid 0.82-0.90 GHz |
| HYB25D128400CT-5 | 32M X 4 DDR DRAM, 0.7 ns, PDSO66 |
| HYB25D256160CC-5 | 256 Mbit Double Data Rate SDRAM |
| HYB25S256160AC-7.5 | 16M X 16 SYNCHRONOUS DRAM, 7.5 ns, PBGA54 |
| HYB39S128160TEL-37 | MEMORY SPECTRUM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU12422BLTP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12422BLTP-X | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12422BT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12422BT_06 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:512Mb DDR SDRAM |
| HY5DU12422BT-H-A | 制造商:Hynix Semi 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。