- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9147 > ICS87004AGLF (IDT, Integrated Device Technology Inc)IC CLK GENERATOR ZD 1:4 24-TSSOP PDF資料下載
參數(shù)資料
| 型號： | ICS87004AGLF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 13/15頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK GENERATOR ZD 1:4 24-TSSOP |
| 標準包裝： | 62 |
| 系列： | HiPerClockS™ |
| 類型： | 時鐘發(fā)生器，扇出配送，多路復用器，零延遲緩沖器 |
| PLL： | 帶旁路 |
| 輸入： | HCSL，LVDS，LVHSTL，LVPECL，SSTL |
| 輸出： | LVCMOS，LVTTL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:4 |
| 差分 - 輸入:輸出： | 是/無 |
| 頻率 - 最大： | 250MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 2.375 V ~ 3.465 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-TSSOP（0.173"，4.40mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 24-TSSOP |
| 包裝： | 管件 |
| 產(chǎn)品目錄頁面： | 1250 (CN2011-ZH PDF) |
| 其它名稱： | 800-1192 800-1192-5 800-1192-ND 87004AGLF |
ICS87004AG REVISION C DECEMBER 1, 2009
7
2009 Integrated Device Technology, Inc.
ICS87004 Data Sheet
1:4, DIFFERENTIAL-TO-LVCMOS/LVTTL ZERO DELAY CLOCK GENERATOR
AC Electrical Characteristics
Table 5A. AC Characteristics, VDD = VDDO = 3.3V ± 5%, TA = 0°C to 70°C
NOTE: Electrical parameters are guaranteed over the specified ambient operating temperature range, which is established when the device is
mounted in a test socket with maintained transverse airflow greater than 500 lfpm. The device will meet specifications after thermal equilibrium
has been reached under these conditions.
NOTE 1: Measured from the differential input crossing point to the output at VDDO/2.
NOTE 2: Defined as the time difference between the input reference clock and the average feedback input signal when the PLL is locked and
the input reference frequency is stable.
NOTE 3: Defined as skew between outputs at the same supply voltage and with equal load conditions. Measured at VDDO/2.
NOTE 4: This parameter is defined in accordance with JEDEC Standard 65.
Table 5B. AC Characteristics, VDD = VDDO = 2.5V ± 5%, TA = 0°C to 70°C
NOTE: Electrical parameters are guaranteed over the specified ambient operating temperature range, which is established when the device is
mounted in a test socket with maintained transverse airflow greater than 500 lfpm. The device will meet specifications after thermal equilibrium
has been reached under these conditions.
NOTE 1: Measured from the differential input crossing point to the output at VDDO/2.
NOTE 2: Defined as the time difference between the input reference clock and the average feedback input signal, when the PLL is locked and
the input reference frequency is stable.
NOTE 3: Defined as skew between outputs at the same supply voltage and with equal load conditions. Measured at VDDO/2.
NOTE 4: This parameter is defined in accordance with JEDEC Standard 65.
Symbol
Parameter
Test Conditions
Minimum
Typical
Maximum
Units
fMAX
Output Frequency
15.625
250
MHz
tPD
Propagation Delay;
NOTE 1
CLK0, nCLK0
CLK1, nCLK1
PLL_SEL = 0V, f
≤ 250MHz,
Qx ÷ 2
56.2
ns
t()
Static Phase Offset;
NOTE 2, 4
CLK0, nCLK0
PLL_SEL = 3.3V,
fREF ≤ 167MHz, Qx ÷ 1
-75
50
175
ps
CLK1, nCLK1
-190
-65
175
ps
tsk(o)
Output Skew;
NOTE 3, 4
CLK0, nCLK0
CLK1, nCLK1
PLL_SEL = 0V
40
50
ps
tjit(cc)
Cycle-to-Cycle Jitter; NOTE 4
fOUT > 40MHz
30
45
ps
tL
PLL Lock Time
1ms
tR / tF
Output Rise/Fall Time
20% to 80%
400
800
ps
odc
Output Duty Cycle
40
50
60
%
Symbol
Parameter
Test Conditions
Minimum
Typical
Maximum
Units
fMAX
Output Frequency
15.625
250
MHz
tPD
Propagation Delay;
NOTE 1
CLK0, nCLK0
CLK1, nCLK1
PLL_SEL = 0V, f
≤ 250MHz,
Qx ÷ 2
5.3
6.9
ns
t()
Static Phase Offset;
NOTE 2, 4
CLK0, nCLK0
PLL_SEL = 2.5V,
fREF ≤ 167MHz, Qx ÷ 1
-175
-25
125
ps
CLK1, nCLK1
-290
-115
125
ps
tsk(o)
Output Skew;
NOTE 3, 4
CLK0, nCLK0
CLK1, nCLK1
PLL_SEL = 0V
40
45
ps
tjit(cc)
Cycle-to-Cycle Jitter; NOTE 4
fOUT > 40MHz
35
45
ps
tL
PLL Lock Time
1ms
tR / tF
Output Rise/Fall Time
20% to 80%
400
700
ps
odc
Output Duty Cycle
44
50
56
%
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V375A3V3H200B | CONVERTER MOD DC/DC 3.3V 200W |
| ICS8633AF-01LF | IC BUFFER ZD 2-3 LVPECL 28-SSOP |
| V375A3V3H200BG2 | CONVERTER MOD DC/DC 3.3V 200W |
| VI-2WJ-MY-F4 | CONVERTER MOD DC/DC 36V 50W |
| V375A3V3H200BG | CONVERTER MOD DC/DC 3.3V 200W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS87004AGLFT | 功能描述:IC CLOCK GEN ZD 1:4 24-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:HiPerClockS™ 標準包裝:1,000 系列:- 類型:時鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
| ICS87004BG-03LF | 功能描述:IC CLOCK DIVIDER MUX 2:4 20TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅(qū)動器 系列:HiPerClockS™ 標準包裝:74 系列:- 類型:扇出緩沖器（分配） 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL，LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:管件 |
| ICS87004BG-03LFT | 功能描述:IC CLOCK DIVIDER MUX 2:4 20TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅(qū)動器 系列:HiPerClockS™ 標準包裝:74 系列:- 類型:扇出緩沖器（分配） 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL，LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:管件 |
| ICS87004BGI-03LF | 功能描述:IC CLOCK DIVIDER MUX 2:4 20TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅(qū)動器 系列:HiPerClockS™ 標準包裝:74 系列:- 類型:扇出緩沖器（分配） 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL，LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:管件 |
| ICS87004BGI-03LFT | 功能描述:IC CLOCK DIVIDER MUX 2:4 20TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘緩沖器，驅(qū)動器 系列:HiPerClockS™ 標準包裝:74 系列:- 類型:扇出緩沖器（分配） 電路數(shù):1 比率 - 輸入:輸出:1:10 差分 - 輸入:輸出:是/是 輸入:HCSL, LVCMOS, LVDS, LVPECL, LVTTL 輸出:HCSL，LVDS 頻率 - 最大:400MHz 電源電壓:3 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:管件 |
發(fā)布緊急采購，3分鐘左右您將得到回復。