- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360784 > ICS93732 Low Cost DDR Phase Lock Loop Zero Delay Buffer PDF資料下載
參數(shù)資料
| 型號： | ICS93732 |
| 英文描述： | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| 中文描述： | 低成本的DDR鎖相環(huán)零延遲緩沖器 |
| 文件頁數(shù)： | 2/8頁 |
| 文件大?。?/td> | 482K |
| 代理商： | ICS93732 |
2
ICS93732
0578H—02/19/04
Pin Descriptions
PIN #
PIN NAME
PIN TYPE DESCRIPTION
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
DDRC0
DDRT0
VDD
DDRT1
DDRC1
GND
SCLK
CLK_INT
N/C
VDDA
GND
VDD
DDRT2
DDRC2
GND
DDRC3
DDRT3
N/C
FB_OUT
OUT
OUT
PWR
OUT
OUT
PWR
IN
IN
N/C
PWR
PWR
PWR
OUT
OUT
PWR
OUT
OUT
N/C
OUT
"Complimentary" Clock of differential pair output.
"True" Clock of differential pair output.
Power supply, nominal 2.5V
"True" Clock of differential pair output.
"Complimentary" Clock of differential pair output.
Ground pin.
Clock pin of I2C circuitry 5V tolerant
"True" reference clock input.
No Connection.
2.5V power for the PLL core.
Ground pin.
Power supply, nominal 2.5V
"True" Clock of differential pair output.
"Complimentary" Clock of differential pair output.
Ground pin.
"Complimentary" Clock of differential pair output.
"True" Clock of differential pair output.
No Connection.
Feedback output, dedicated for external feedback.
True single-ended feedback input, provides feedback
signal to internal PLL for synchronization with CLK_INT
to eliminate phase error.
No Connection.
Data pin for I2C circuitry 5V tolerant
Power supply, nominal 2.5V
"True" Clock of differential pair output.
"Complimentary" Clock of differential pair output.
"True" Clock of differential pair output.
"Complimentary" Clock of differential pair output.
Ground pin.
20
FB_INT
IN
21
22
23
24
25
26
27
28
N/C
SDATA
VDD
DDRT4
DDRC4
DDRT5
DDRC5
GND
N/C
I/O
PWR
OUT
OUT
OUT
OUT
PWR
相關PDF資料 |
PDF描述 |
|---|---|
| ICS93732FLF-T | Low Cost DDR Phase Lock Loop Zero Delay Buffer |
| ICS93735 | DDR Phase Lock Loop Zero Delay Clock Buffer |
| ICS93735F-T | DDR Phase Lock Loop Zero Delay Clock Buffer |
| ICS93738 | DDR and SDRAM Buffer |
| ICS93V855 | DDR Phase Lock Loop Clock Driver |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS93732AF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFLF | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFLFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| ICS93732AFT | 功能描述:IC DDR PLL ZD BUFFER 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標準包裝:28 系列:- 類型:時鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務器 輸入:時鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應商設備封裝:64-TSSOP 包裝:管件 |
| ICS93732FLF-T | 制造商:ICS 制造商全稱:ICS 功能描述:Low Cost DDR Phase Lock Loop Zero Delay Buffer |
發(fā)布緊急采購，3分鐘左右您將得到回復。