參數(shù)資料
型號(hào)： ICS952623YGT
英文描述： Programmable Timing Control Hub for Next Gen P4 processor
中文描述： 可編程定時(shí)控制中心，為下一代P4處理器
文件頁數(shù)： 5/27頁
文件大小： 329K
代理商： ICS952623YGT
5
Integrated
Circuit
Systems, Inc.
ICS952623
Advance Information
0758—02/08/05
Absolute Max
Symbol
VDD_A
VDD_In
Ts
Tambient
Tcase
Parameter
Min
Max
Units
V
V
°
C
°C
°C
3.3V Core Supply Voltage
3.3V Logic Input Supply Voltage
Storage Temperature
Ambient Operating Temp
Case Temperature
Input ESD protection
human body model
V
DD
+ 0.5V
V
DD
+ 0.5V
150
70
115
GND - 0.5
-65
0
ESD prot
2000
V
Electrical Characteristics - Input/Supply/Common Output Parameters
T
A
= 0 - 70°C; Supply Voltage V
DD
= 3.3 V +/-5%
PARAMETER
SYMBOL
Input High Voltage
V
IH
Input MID Voltage
V
MID
Input Low Voltage
V
IL
Input High Current
I
IH
V
IN
= 0 V; Inputs with no pull-
CONDITIONS
3.3 V +/-5%
3.3 V +/-5%
3.3 V +/-5%
V
IN
= V
DD
MIN
2
1
TYP
MAX
V
DD
+ 0.3
1.8
0.8
5
UNITS NOTES
V
V
V
uA
V
SS
- 0.3
-5
I
IL1
up resistors
-5
uA
I
IL2
V
IN
= 0 V; Inputs with pull-up
resistors
-200
uA
Operating Supply Current
I
DD3.3OP
Full Active, C
L
= Full load;
350
mA
all diff pairs driven
all differential pairs tri-stated
V
DD
= 3.3 V
35
12
mA
mA
MHz
nH
pF
pF
pF
Input Frequency
3
Pin Inductance
1
F
i
L
pin
C
IN
C
OUT
C
INX
14.31818
3
1
1
1
1
7
5
6
5
Logic Inputs
Output pin capacitance
X1 & X2 pins
From V
DD
Power-Up or de-
assertion of PD# to 1st clock
Triangular Modulation
SRC output enable after
PCI_Stop# de-assertion
CPU output enable after
PD# de-assertion
PD# fall time of
PD# rise time of
CPU output enable after
CPU_Stop# de-assertion
PD# fall time of
PD# rise time of
Clk Stabilization
1,2
T
STAB
1.8
ms
1,2
Modulation Frequency
30
33
kHz
1
Tdrive_SRC
15
ns
1
Tdrive_PD#
300
us
1
Tfall_Pd#
Trise_Pd#
5
5
ns
ns
1
2
Tdrive_CPU_Stop#
10
us
1
Tfall_CPU_Stop#
Trise_CPU_Stop#
1
Guaranteed by design, not 100% tested in production.
2
See timing diagrams for timing requirements.
3
Input frequency should be measured at the REF output pin and tuned to ideal 14.31818MHz to meet
ppm frequency accuracy on PLL outputs.
5
5
ns
ns
1
2
I
DD3.3PD
Input Capacitance
1
Input Low Current
Powerdown Current
相關(guān)PDF資料
PDF描述
ICS95V847 2.5V Wide Range Frequency Clock Driver (45MHz - 233MHz)
ICS95V847YGLF-T 2.5V Wide Range Frequency Clock Driver (45MHz - 233MHz)
ICS95V847 2.5V Wide Range Frequency Clock Driver (45MHz - 233MHz)
ICS95V847YGLF-T 2.5V Wide Range Frequency Clock Driver (45MHz - 233MHz)
ICS9DB401 Four Output Differential Buffer for PCI Express
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ICS952702 制造商:ICS 制造商全稱:ICS 功能描述:Programmable Timing Control Hub for K7 System
ICS952702YFLF-T 制造商:ICS 制造商全稱:ICS 功能描述:Programmable Timing Control Hub for K7 System
ICS952703 制造商:ICS 制造商全稱:ICS 功能描述:Programmable Timing Control Hub for K7 System
ICS952703BF 功能描述:IC TIMING CTRL HUB K7 48-SSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:TCH™ 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
ICS952703BFLF 功能描述:IC TIMING CTRL HUB K7 48-SSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:TCH™ 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*