- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377311 > IDT7143LA25JB (INTEGRATED DEVICE TECHNOLOGY INC) HIGH-SPEED 2K x 16 CMOS DUAL-PORT STATIC RAMS PDF資料下載
參數(shù)資料
| 型號： | IDT7143LA25JB |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | DRAM |
| 英文描述： | HIGH-SPEED 2K x 16 CMOS DUAL-PORT STATIC RAMS |
| 中文描述： | 2K X 16 DUAL-PORT SRAM, 25 ns, PQCC68 |
| 封裝： | PLASTIC, LCC-68 |
| 文件頁數(shù)： | 7/16頁 |
| 文件大?。?/td> | 140K |
| 代理商： | IDT7143LA25JB |
6.42
IDT7133SA/LA, IDT7143SA/LA
High-Speed 2K x 16 Dual-Port RAM Military, Industrial and Commercial Temperature Ranges
%*.5*
.$-123
!
NOTES:
1. Transition is measured 0mV fromLow or High-impedance voltage with load (Figure 2).
2.
This parameter is guaranteed by device characterization, but is not production tested.
3.
'X' in part number indicates power rating (SA or LA).
7133X20
7143X20
Com'l Only
7133X25
7143X25
Com'l, Ind
& Mlitary
7133X35
7143X35
Com'l, Ind
& Mlitary
Unit
Symbol
Parameter
Min.
Max.
Min.
Max.
Min.
Max.
READ CYCLE
t
RC
Read Cycle Time
20
____
25
____
35
____
ns
t
AA
Address Access Time
____
20
____
25
____
35
ns
t
ACE
Chip Enable Access Time
____
20
____
25
____
35
ns
t
AOE
Output Enable Access Time
____
12
____
15
____
20
ns
t
OH
Output Hold fromAddress Change
0
____
0
____
0
____
ns
t
LZ
Output Low-Z Time
(1,2)
0
____
0
____
0
____
ns
t
HZ
Output High-Z Time
(1,2)
____
12
____
15
____
20
ns
t
PU
Chip Enable to Power Up Time
(2)
0
____
0
____
0
____
ns
t
PD
Chip Disable to Power Down Time
(2)
____
20
____
50
____
50
ns
2746 tbl 10a
7133X45
7143X45
Com'l &
Military
7133X55
7143X55
Com'l, Ind
& Mlitary
7133X70/90
7143X70/90
Com'l &
Military
Unit
Symbol
Parameter
Min.
Max.
Min.
Max.
Min.
Max.
READ CYCLE
t
RC
Read Cycle Time
45
____
55
____
70/90
____
ns
t
AA
Address Access Time
____
45
____
55
____
70/90
ns
t
ACE
Chip Enable Access Time
____
45
____
55
____
70/90
ns
t
AOE
Output Enable Access Time
____
25
____
30
____
40/40
ns
t
OH
Output Hold fromAddress Change
0
____
0
____
0/0
____
ns
t
LZ
Output Low-Z Time
(1,2)
0
____
5
____
5/5
____
ns
t
HZ
Output High-Z Time
(1,2)
____
20
____
20
____
25/25
ns
t
PU
Chip Enable to Power Up Time
(2)
0
____
0
____
0/0
____
ns
t
PD
Chip Disable to Power Down Time
(2)
____
50
____
50
____
50/50
ns
2746 tbl 10b
相關PDF資料 |
PDF描述 |
|---|---|
| IDT7133LA25JI | HIGH-SPEED 2K x 16 CMOS DUAL-PORT STATIC RAMS |
| IDT7143LA25JI | HIGH-SPEED 2K x 16 CMOS DUAL-PORT STATIC RAMS |
| IDT7133SA25JI | HIGH-SPEED 2K x 16 CMOS DUAL-PORT STATIC RAMS |
| IDT7143SA25JI | HIGH-SPEED 2K x 16 CMOS DUAL-PORT STATIC RAMS |
| IDT7133LA45PF | SILICONE COATED MIL GRADE WIREWOUND RESISTOR AXIAL LEAD , 100 OHM, 0.01%, ROHS |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT7143LA25JGI | 制造商:Integrated Device Technology Inc 功能描述: |
| IDT7143LA25JI | 功能描述:IC SRAM 32KBIT 25NS 68PLCC RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:45 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 雙端口，異步 存儲容量:128K（8K x 16） 速度:15ns 接口:并聯(lián) 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 封裝/外殼:100-LQFP 供應商設備封裝:100-TQFP（14x14） 包裝:托盤 其它名稱:70V25S15PF |
| IDT7143LA25JI8 | 功能描述:IC SRAM 32KBIT 25NS 68PLCC RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:72 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步 存儲容量:9M（256K x 36） 速度:75ns 接口:并聯(lián) 電源電壓:3.135 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 封裝/外殼:100-LQFP 供應商設備封裝:100-TQFP（14x14） 包裝:托盤 其它名稱:71V67703S75PFGI |
| IDT7143LA25PF | 功能描述:IC SRAM 32KBIT 25NS 100TQFP RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:45 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 雙端口，異步 存儲容量:128K（8K x 16） 速度:15ns 接口:并聯(lián) 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 封裝/外殼:100-LQFP 供應商設備封裝:100-TQFP（14x14） 包裝:托盤 其它名稱:70V25S15PF |
| IDT7143LA25PF8 | 功能描述:IC SRAM 32KBIT 25NS 100TQFP RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:72 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步 存儲容量:9M（256K x 36） 速度:75ns 接口:并聯(lián) 電源電壓:3.135 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 封裝/外殼:100-LQFP 供應商設備封裝:100-TQFP（14x14） 包裝:托盤 其它名稱:71V67703S75PFGI |
發(fā)布緊急采購，3分鐘左右您將得到回復。