- 您現在的位置：買賣IC網 > PDF目錄377427 > IDT72T20128L10BBI (Integrated Device Technology, Inc.) 2.5 VOLT HIGH-SPEED TeraSync⑩ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION PDF資料下載
參數資料
| 型號： | IDT72T20128L10BBI |
| 廠商： | Integrated Device Technology, Inc. |
| 英文描述： | 2.5 VOLT HIGH-SPEED TeraSync⑩ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION |
| 中文描述： | 2.5伏高速TeraSync⑩復員/特別提款權先進先出20-BIT/10-BIT配置 |
| 文件頁數： | 5/51頁 |
| 文件大小： | 496K |
| 代理商： | IDT72T20128L10BBI |
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
5
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72T2098/108/118/128 2.5V HIGH-SPEED TeraSync DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATIONS
32K x 20/64K x 10, 64K x 20/128K x 10, 128K x 20/256K x 10, 256K x 20/512K x 10
IW
OW
Write Port Width
Read Port Width
L
L
x20
x20
L
H
x20
x10
H
L
x10
x20
H
H
x10
x10
TABLE 1 — BUS-MATCHING CONFIGURATION MODES
NOTE:
1. Pin status during Master Reset.
Figure 1. Single Device Configuration Signal Flow Diagram
(x20, x10) DATA OUT (Q
0
- Q
n
)
(x20, x10) DATA IN (D
0
- D
n
)
MASTER RESET (
MRS
)
READ CLOCK (RCLK)
READ ENABLE (
REN
)
OUTPUT ENABLE (
OE
)
EMPTY FLAG/OUTPUT READY (
EF
/
OR
)
PROGRAMMABLE ALMOST-EMPTY (
PAE
)
WRITE CLOCK (WCLK)
WRITE ENABLE (
WEN
)
WRITE SINGLE DATA RATE (
WSDR
)
FULL FLAG/INPUT READY (
FF
/
IR
)
PROGRAMMABLE ALMOST-FULL (
PAF
)
IDT
72T2098
72T20108
72T20118
72T20128
PARTIAL RESET (
PRS
)
FIRST WORD FALL THROUGH (FWFT)
RETRANSMIT (
RT
)
5996 drw03
SERIAL ENABLE(
SEN
)
INPUT WIDTH (IW)
OUTPUT WIDTH (OW)
SERIAL CLOCK (SCLK)
MARK
READ CHIP SELECT (
RCS
)
RCLK ECHO (ERCLK)
REN
ECHO (
EREN
)
WRITE CHIP SELECT (
WCS
)
READ SINGLE DATA RATE (
RSDR
)
SERIAL OUTPUT (SO)
SERIAL INPUT (SI)
SERIAL READ ENABLE(
SREN
)
WSDR
RSDR
Write Port Width
Read Port Width
H
H
Double Data Rate
Double Data Rate
H
L
Double Data Rate
Single Data Rate
L
H
Single Data Rate
Double Data Rate
L
L
Single Data Rate
Single Data Rate
TABLE 2 — DATA RATE-MATCHING CONFIGURATION MODES
NOTE:
1. Pin status during Master Reset.
2. Data Rate Matching can be used in conjunction with Bus-Matching modes.
相關PDF資料 |
PDF描述 |
|---|---|
| IDT72T20128L4BB | 2.5 VOLT HIGH-SPEED TeraSync⑩ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION |
| IDT72T20128L4BBI | 2.5 VOLT HIGH-SPEED TeraSync⑩ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION |
| IDT72T20128L5BB | 2.5 VOLT HIGH-SPEED TeraSync⑩ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION |
| IDT72T20128L5BBI | 2.5 VOLT HIGH-SPEED TeraSync⑩ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION |
| IDT72T20128L6BB | 2.5 VOLT HIGH-SPEED TeraSync⑩ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IDT72T20128L4BB | 功能描述:IC FIFO 1KX20 2.5V 4NS 208BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T20128L4BBG | 功能描述:IC FIFO 1KX20 2.5V 4NS 208BGA RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T20128L5BB | 功能描述:IC FIFO 1KX20 2.5V 5NS 208BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T20128L6-7BB | 功能描述:IC FIFO 1KX20 2.5V 6-7NS 208BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT72T2098L10BB | 功能描述:IC FIFO 262X20 2.5V 10NS 208BGA RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72T 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
發(fā)布緊急采購，3分鐘左右您將得到回復。