- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2076 > IDT72V245L15TFI (IDT, Integrated Device Technology Inc)IC FIFO SYNC 4096X18 15NS 64QFP PDF資料下載
參數(shù)資料
| 型號： | IDT72V245L15TFI |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 23/25頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FIFO SYNC 4096X18 15NS 64QFP |
| 標(biāo)準(zhǔn)包裝： | 80 |
| 系列： | 72V |
| 功能： | 同步 |
| 存儲容量： | 72K（4K x 18） |
| 訪問時間： | 15ns |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-LQFP |
| 供應(yīng)商設(shè)備封裝： | 64-TQFP（10x10） |
| 包裝： | 托盤 |
| 其它名稱： | 72V245L15TFI |
7
IDT72V205/72V215/72V225/72V235/72V245 3.3V CMOS SyncFIFOTM
256 x 18, 512 x 18, 1,024 x 18, 2,048 x 18 and 4,096 x 18
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
MARCH 2013
ThecontentsoftheoffsetregisterscanbereadonthedataoutputlinesQ0-
Q11 when the LD pin is set LOW and REN is set LOW. Data can then be read
onthenextLOW-to-HIGHtransitionofRCLK. ThefirsttransitionofRCLKwill
presenttheemptyoffsetvaluetothedataoutputlines.ThenexttransitionofRCLK
willpresentthefulloffsetvalue.OffsetregistercontentcanbereadoutintheIDT
Standard mode only. It cannot be read in the FWFT mode.
SYNCHRONOUS vs ASYNCHRONOUS PROGRAMMABLE FLAG TIM-
ING SELECTION
The IDT72V205/72V215/72V225/72V235/72V245 can be configured
during the "Configuration at Reset" cycle described in Table 3 with either
asynchronous or synchronous timing for PAE and PAF flags.
If asynchronous PAE/PAF configuration is selected (as per Table 3), the
PAEisassertedLOWontheLOW-to-HIGHtransitionofRCLK.PAEisresetto
HIGHontheLOW-to-HIGHtransitionofWCLK.Similarly,thePAFisasserted
LOWontheLOW-to-HIGHtransitionofWCLKandPAFisresettoHIGHonthe
LOW-to-HIGHtransitionofRCLK.Fordetailtimingdiagrams,seeFigure13for
asynchronous PAE timing and Figure 14 for asynchronous PAF timing.
IfsynchronousPAE/PAFconfigurationisselected,thePAEisassertedand
updated on the rising edge of RCLK only and not WCLK. Similarly, PAF is
assertedandupdatedontherisingedgeofWCLKonlyandnotRCLK.Fordetail
timingdiagrams,seeFigure22forsynchronousPAEtimingandFigure23for
synchronousPAFtiming.
REGISTER-BUFFERED FLAG OUTPUT SELECTION
The IDT72V205/72V215/72V225/72V235/72V245 can be configured
duringthe"ConfigurationatReset"cycledescribedinTable4withsingle,double
ortripleregister-bufferedflagoutputsignals.Thevariouscombinationsavail-
able are described in Table 4 and Table 5. In general, going from single to
doubleortriplebufferedflagoutputsremovesthepossibilityofmetastableflag
indicationsonboundarystates(i.e,emptyorfullconditions).Thetrade-offisthe
addition of clock cycle delays for the respective flag to be asserted. Not all
combinationsof register-bufferedflagoutputsaresupported.Register-buffered
outputsapplytotheEmptyFlagandFullFlagonly. Partialflagsarenoteffected.
Table 4 and Table 5 summarize the options available.
Number of Words in FIFO
IDT72V205
IDT72V215
IDT72V225
IDT72V235
IDT72V245
FF PAF
HF PAE EF
00
0
H
L
1 to n(1)
HH
H
L
H
(n + 1) to 128
(n + 1) to 256
(n + 1) to 512
(n + 1) to 1,024
(n + 1) to 2,048
H
129 to (256-(m+1))(2)
257 to (512-(m+1))(2)
513 to (1,024-(m+1))(2)
1,025 to (2,048-(m+1))(2)
2,049 to (4,096-(m+1))(2)
HH
L
H
(256-m)to255
(512-m)to511
(1,024-m)to1,023
(2,048-m)to2,047
(4,096-m)to4,095
H
L
H
256
512
1,024
2,048
4,096
L
H
TABLE 1 — STATUS FLAGS FOR IDT STANDARD MODE
TABLE 2 — STATUS FLAGS FOR FWFT MODE
Number of Words in FIFO
IDT72V205
IDT72V215
IDT72V225
IDT72V235
IDT72V245
IR PAF HF PAE OR
00
0
L
H
L
H
1 to (n + 1)(1)
LH
H
L
(n + 2) to 129
(n + 2) to 257
(n + 2) to 513
(n + 2) to 1,025
(n + 2) to 2,049
L
H
L
130 to (257-(m+1))(2)
258 to (513-(m+1))(2)
514 to (1,025-(m+1))(2)
1,026 to (2,049-(m+1))(2)
2,050 to (4,097-(m+1))(2)
LH
L
(257-m) to 256
(513-m) to 512
(1,025-m) to 1,024
(2,049-m) to 2,048
(4,097-m) to 4,096
LL
L
H
L
257
513
1,025
2,049
4,097
H
L
H
L
NOTES:
1. n = Empty Offset (Default Values : IDT72V205 n = 31, IDT72V215 n = 63, IDT72V225/72V235/72V245 n = 127)
2. m = Full Offset (Default Values : IDT72V205 m = 31, IDT72V215 m = 63, IDT72V225/72V235/72V245 m = 127)
NOTES:
1. n = Empty Offset (Default Values : IDT72V205 n = 31, IDT72V215 n = 63, IDT72V225/72V235/72V245 n = 127)
2. m = Full Offset (Default Values : IDT72V205 m = 31, IDT72V215 m = 63, IDT72V225/72V235/72V245 m = 127)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT72V251L15JI | IC FIFO SYNC 4096X18 15NS 32PLCC |
| IDT72V265LA15TFGI | IC FIFO SS 16384X18 15NS 64STQFP |
| IDT72V271LA15PFI | IC FIFO SS 16384X18 15NS 64QFP |
| IDT72V285L10TFG | IC FIFO SS 65536X18 10NS 64STQFP |
| IDT72V291L15TFI | IC FIFO SS 32768X36 15NS 64QFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72V245L15TFI8 | 功能描述:IC FIFO SYNC 4096X18 15NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V245L20PF | 功能描述:IC FIFO SYNC 4KX18 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
| IDT72V245L20PF8 | 功能描述:IC FIFO SYNC 4KX18 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
| IDT72V245L20TF | 功能描述:IC FIFO SYNC 4096X18 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
| IDT72V245L20TF8 | 功能描述:IC FIFO SYNC 4096X18 20NS 64QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。