- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2078 > IDT74FCT810CTSOG8 (IDT, Integrated Device Technology Inc)IC CLK BUFFER 1:5 100MHZ 20-SOIC PDF資料下載
參數(shù)資料
| 型號(hào)： | IDT74FCT810CTSOG8 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 5/6頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK BUFFER 1:5 100MHZ 20-SOIC |
| 標(biāo)準(zhǔn)包裝： | 1,000 |
| 系列： | 74FCT |
| 類型： | 扇出緩沖器（分配） |
| 電路數(shù)： | 2 |
| 比率 - 輸入:輸出： | 1:5 |
| 差分 - 輸入:輸出： | 無/無 |
| 輸入： | TTL |
| 輸出： | TTL |
| 頻率 - 最大： | 100MHz |
| 電源電壓： | 4.75 V ~ 5.25 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-SOIC（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 20-SOIC |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 74FCT810CTSOG8 |
5
IDT74FCT810BT/CT
FASTCMOSBUFFER/CLOCKDRIVER
COMMERCIALTEMPERATURERANGE
tPLH1
OUTPUT 1
OUTPUT 2
tSK(o)
tPLH2
3V
0V
VOH
1.5V
VOL
VOH
1.5V
VOL
INPUT
tPHL1
tPHL2
tSK(o)
tSK(o) = |tPLH2 - tPLH1| or |tPHL2 - tPHL1|
C ONTRO L
INPUT
OUTPUT
NOR MA LLY
LOW
OUTPUT
NOR MA LLY
HIGH
3V
1.5V
0V
3.5V
0V
SW ITCH
CLO SE D
SW ITCH
OPEN
V OL
V OH
0.3V
t PLZ
t PZL
t PZH
t PHZ
3.5V
0V
1.5V
ENABLE
DISABLE
3V
0V
VOH
tPLH
tPHL
VOL
1.5V
tR
tF
2.0V
0.8V
INPUT
OU TPUT
tPLH
tPHL
3V
0V
VOH
1.5V
VOL
tSK(p) = |tPHL - tPLH|
IN PU T
OU TPUT
Pulse
G enerator
R T
D.U .T.
V CC
V IN
C L
V OUT
50pF
500
7.0V
tPLH1
OUTPUT 1
OUTPUT 2
tSK(o)
tPLH2
3V
0V
VOH
1.5V
VOL
VOH
1.5V
VOL
INPUT
tPHL1
tPHL2
tSK(o)
tSK(o) = |tPLH2 - tPLH1| or |tPHL2 - tPHL1|
INPUT
tPD1a
PAC KAG E 1 O UTPUT
PAC KAG E 2 O UTPUT
tSK2(o)
tPD2a
3V
0V
VOH
1.5V
VOL
VOH
1.5V
VOL
tPD1b
tPD2b
tSK2(o)
tSK(t) = |tPD2a - tPD1a| or |tPD2b - tPD1b|
TEST CIRCUITS AND WAVEFORMS
Package Delay
Pulse Skew - tSK(P)
Enable and Disable Times
Output Skew (Same Bank) - tSK1(O)
NOTES:
1. Diagram shown for input Control Enable-LOW and input Control Disable-HIGH
2. Pulse Generator for All Pulses: Rate
≤1.0MHz; tF ≤2.5ns; tR ≤2.5ns
NOTE:
1. Package 1 and Package 2 are same device type and speed grade.
Test Circuit for All Outputs
Package Skew - tSK(T)
Output Skew (All Banks) - tSK2(O)
DEFINITIONS:
CL = Load capacitance: includes jig and probe capacitance.
RT = Termination resistance: should be equal to ZOUT of the Pulse Generator.
Test
Switch
Disable LOW
Closed
Enable LOW
Disable HIGH
GND
Enable HIGH
SWITCH POSITION
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT74FST6800QG | IC BUS SWITCH 10BIT 24-QSOP |
| IDT74LVC162244APFG | IC BUFF DVR TRI-ST 16BIT 48TVSOP |
| IDT74LVC162245APFG | IC BUS TRSCVR 3-ST 16BIT 48TVSOP |
| IDT74LVC16244APFG | IC BUFF DVR TRI-ST 16BIT 48TVSOP |
| IDT74LVC16245APFG | IC BUS TRSCVR 3-ST 16BIT 48TVSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT74FCT821ATP | 制造商:Integrated Device Technology Inc 功能描述: |
| IDT74FCT821ATSO | 制造商:Integrated Device Technology Inc 功能描述: |
| IDT74FCT821BP | 制造商:Integrated Device Technology Inc 功能描述: |
| IDT74FCT821BTQ | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| IDT74FCT821CTQ | 制造商:Integrated Device Technology Inc 功能描述: 制造商:Integrated Device Technology Inc 功能描述:FCT SERIES, 10-BIT DRIVER, TRUE OUTPUT, PDSO24 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。