參數(shù)資料
型號(hào): IDT74LVC16601APAG8
廠商: INTEGRATED DEVICE TECHNOLOGY INC
元件分類: 總線收發(fā)器
英文描述: LVC/LCX/Z SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56
封裝: TSSOP-56
文件頁(yè)數(shù): 5/6頁(yè)
文件大?。?/td> 76K
代理商: IDT74LVC16601APAG8
INDUSTRIALTEMPERATURERANGE
IDT74LVC16601A
3.3VCMOS 18-BIT UNIVERSAL BUS TRANSCEIVER
5
Open
VLOAD
GND
VCC
Pulse
Generator
D.U.T.
500
Ω
500
Ω
CL
RT
VIN
VOUT
(1, 2)
LVC Link
INPUT
VIH
0V
VOH
VOL
tPLH1
tSK (x)
OUTPUT 1
OUTPUT 2
tPHL1
tSK (x)
tPLH2
tPHL2
VT
VOH
VT
VOL
tSK(x) = tPLH2 - tPLH1 or tPHL2 - tPHL1
LVC Link
SAME PHASE
INPUT TRANSITION
OPPOSITE PHASE
INPUT TRANSITION
0V
VOH
VOL
tPLH
tPHL
tPLH
OUTPUT
VIH
VT
VIH
VT
LVC Link
DATA
INPUT
0V
tREM
TIMING
INPUT
ASYNCHRONOUS
CONTROL
SYNCHRONOUS
CONTROL
tSU
tH
tSU
tH
VIH
VT
VIH
VT
VIH
VT
VIH
VT
LVC Link
LOW-HIGH-LOW
PULSE
HIGH-LOW-HIGH
PULSE
VT
tW
VT
LVC Link
CONTROL
INPUT
tPLZ
0V
OUTPUT
NORMALLY
LOW
tPZH
0V
SWITCH
CLOSED
OUTPUT
NORMALLY
HIGH
ENABLE
DISABLE
SWITCH
OPEN
tPHZ
0V
VOL+VLZ
VOH
VT
tPZL
VLOAD/2
VIH
VT
VOL
VOH-VHZ
LVC Link
TEST CIRCUITS AND WAVEFORMS
Propagation Delay
Test Circuit for All Outputs
Enable and Disable Times
Set-up, Hold, and Release Times
NOTES:
1.
For tSK(o) OUTPUT1 and OUTPUT2 are any two outputs.
2.
For tSK(b) OUTPUT1 and OUTPUT2 are in the same bank.
DEFINITIONS:
CL = Load capacitance: includes jig and probe capacitance.
RT = Termination resistance: should be equal to ZOUT of the Pulse Generator.
NOTES:
1. Pulse Generator for All Pulses: Rate
≤ 10MHz; tF ≤ 2.5ns; tR ≤ 2.5ns.
2. Pulse Generator for All Pulses: Rate
≤ 10MHz; tF ≤ 2ns; tR ≤ 2ns.
Output Skew - tSK(X)
Pulse Width
NOTE:
1. Diagram shown for input Control Enable-LOW and input Control Disable-HIGH.
Symbol
VCC
(1)= 3.3V±0.3V VCC(1)=2.7V
VCC
(2)= 2.5V±0.2V
Unit
VLOAD
6
2 x Vcc
V
VIH
2.7
Vcc
V
VT
1.5
Vcc / 2
V
VLZ
300
150
mV
VHZ
300
150
mV
CL
50
30
pF
TEST CONDITIONS
SWITCH POSITION
Test
Switch
Open Drain
Disable Low
VLOAD
Enable Low
Disable High
GND
Enable High
All Other Tests
Open
相關(guān)PDF資料
PDF描述
IDT74LVC16601APVG8 LVC/LCX/Z SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56
IDT74LVC16601APVG LVC/LCX/Z SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56
IDT74LVC16601APA LVC/LCX/Z SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56
IDT74LVC16601APA8 LVC/LCX/Z SERIES, 18-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56
IDT74LVC16646APF8 LVC/LCX/Z SERIES, DUAL 8-BIT REGISTERED TRANSCEIVER, TRUE OUTPUT, PDSO56
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT74LVC16601APVG 功能描述:IC UNIV BUS TXRX 18BIT 56SSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 通用總線函數(shù) 系列:74LVC 產(chǎn)品變化通告:Product Discontinuation 09/Dec/2010 標(biāo)準(zhǔn)包裝:1,500 系列:74AVC 邏輯類型:通用總線驅(qū)動(dòng)器 輸入數(shù):- 電路數(shù):18 位 輸出電流高,低:12mA,12mA 電源電壓:1.65 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:56-TFSOP(0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:56-TSSOP 包裝:帶卷 (TR)
IDT74LVC16601APVG8 功能描述:IC UNIV BUS TXRX 18BIT 56SSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 通用總線函數(shù) 系列:74LVC 產(chǎn)品變化通告:Product Discontinuation 09/Dec/2010 標(biāo)準(zhǔn)包裝:1,500 系列:74AVC 邏輯類型:通用總線驅(qū)動(dòng)器 輸入數(shù):- 電路數(shù):18 位 輸出電流高,低:12mA,12mA 電源電壓:1.65 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:56-TFSOP(0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:56-TSSOP 包裝:帶卷 (TR)
IDT74LVC16823APA 制造商:Integrated Device Technology Inc 功能描述:Flip Flop, 18-BIT, D Type, 56 Pin, Plastic, TSSOP
IDT74LVC16823APAG 功能描述:IC REGISTER 18BIT 3ST 56-TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:74LVC 標(biāo)準(zhǔn)包裝:1 系列:74LVX 功能:主復(fù)位 類型:D 型總線 輸出類型:非反相 元件數(shù):1 每個(gè)元件的位元數(shù):8 頻率 - 時(shí)鐘:150MHz 延遲時(shí)間 - 傳輸:7.1ns 觸發(fā)器類型:正邊沿 輸出電流高,低:4mA,4mA 電源電壓:2 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:20-TSSOP(0.173",4.40mm 寬) 包裝:Digi-Reel® 其它名稱:74LVX273MTCXDKR
IDT74LVC16823APAG8 功能描述:IC REGISTER 18BIT 3ST 56-TSSOP RoHS:是 類別:集成電路 (IC) >> 邏輯 - 觸發(fā)器 系列:74LVC 標(biāo)準(zhǔn)包裝:25 系列:74LS 功能:設(shè)置(預(yù)設(shè))和復(fù)位 類型:JK 型 輸出類型:差分 元件數(shù):2 每個(gè)元件的位元數(shù):1 頻率 - 時(shí)鐘:25MHz 延遲時(shí)間 - 傳輸:20ns 觸發(fā)器類型:負(fù)邊沿 輸出電流高,低:400µA, 8mA 電源電壓:4.75 V ~ 5.25 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:16-DIP(0.300",7.62mm) 包裝:管件 其它名稱:74LS11274LS112AN74LS112NDM74LS112N