- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9205 > IDTCSP2510CPGG (IDT, Integrated Device Technology Inc)IC CLK DVR ZD BUFFER PLL 24TSSOP PDF資料下載
參數(shù)資料
| 型號(hào)： | IDTCSP2510CPGG |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁(yè)數(shù)： | 3/9頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK DVR ZD BUFFER PLL 24TSSOP |
| 標(biāo)準(zhǔn)包裝： | 62 |
| 類型： | PLL 驅(qū)動(dòng)器，零延遲緩沖器 |
| PLL： | 帶旁路 |
| 輸入： | 時(shí)鐘 |
| 輸出： | 時(shí)鐘 |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:10 |
| 差分 - 輸入:輸出： | 無(wú)/無(wú) |
| 頻率 - 最大： | 140MHz |
| 除法器/乘法器： | 無(wú)/無(wú) |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-TSSOP（0.173"，4.40mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 24-TSSOP |
| 包裝： | 管件 |
| 產(chǎn)品目錄頁(yè)面： | 1254 (CN2011-ZH PDF) |
| 其它名稱： | 800-1706 800-1706-5 800-1706-ND CSP2510CPGG |
3
0C TO 85C TEMPERATURE RANGE
IDTCSP2510C
3.3V PHASE-LOCK LOOP CLOCK DRIVER
STATIC FUNCTION TABLE (AVDD=0V)
DYNAMIC FUNCTION TABLE (AVDD=3.3V)
PIN DESCRIPTION
Terminal
Name
No.
Type
Description
CLK
24
I
Clock input. CLK provides the clock signal to be distributed by the CSP2510C clock driver. CLK is used to provide the reference signal
totheintegratedPLLthatgeneratestheclockoutputsignals.CLKmusthaveafixedfrequencyandfixedphaseforthePLLtoobtainphase
lock. OncethecircuitispoweredupandavalidCLKsignalisapplied,astabilizationtimeisrequiredforthePLLtophaselockthefeedback
signal to its reference signal.
FBIN
13
I
Feedback input. FBIN provides the feedback signal to the internal PLL. FBIN must be hard-wired to FBOUT to complete the PLL. The
integrated PLL synchronizes CLK and FBIN so that there is nominally zero phase error between CLK and FBIN.
G
11
I
Output bank enable. G is the output enable for outputs Y(0:9). When G is low, outputs Y(0:9) are disabled to a logic-low state. When
G is high, all outputs Y(0:9) are enabled and switch at the same frequency as CLK.
FBOUT
12
O
Feedback output. FBOUT is dedicated for external feedback. It switches at the same frequency as CLK. When externally wired to
FBIN, FBOUT completes the feedback loop of the PLL.
Y (0:9)
3, 4, 5, 8, 9,
O
Clock outputs. These outputs provide low-skew copies of CLK. Output bank Y(0:9) is enabled via the G input. These outputs can be
15, 16, 17,
disabled to a logic-low state by de-asserting the G control input.
20, 21
AVDD
23
Power
Analog power supply. AVDD provides the power reference for the analog circuitry. In addition, AVDD can be used to bypass the PLL
for test purposes. When AVDD is strapped to ground, PLL is bypassed and CLK is buffered directly to the device outputs.
AGND
1
Ground
Analog ground. AGND provides the ground reference for the analog circuitry.
VDD
2, 10, 14, 22 Power
Power supply
GND
6, 7, 18, 19
Ground
Inputs
Outputs
G
CLK
Y (0:9)
FBOUT
LL
L
LH
L
H
HH
H
HL
L
H
running
Inputs
Outputs
G
CLK
Y (0:9)
FBOUT
XL
L
running
L
runningin
phase with CLK
LH
L
H
running
runningin
phase with CLK
HH
H
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT74FCT257ATQG | IC MUX QUAD 2INPUT 3ST 16-QSOP |
| VI-J2J-MZ-S | CONVERTER MOD DC/DC 36V 25W |
| IDT74FCT157ATQG8 | IC MUX QUAD 2INPUT 16-QSOP |
| VI-BNT-IU-B1 | CONVERTER MOD DC/DC 6.5V 200W |
| 74HCT238DB,118 | IC DECODER/DEMUX 3-8 LINE 16SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDTCSP2510CPGG8 | 功能描述:IC PLL CLK DRIVER 3.3V 24-TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| IDTCSP2510CPGGI | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER |
| IDTCSP2510CPGI | 功能描述:IC PLL CLK DRIVER 3.3V 24-TSSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 類型:時(shí)鐘/頻率合成器，扇出分配 PLL:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 除法器/乘法器:- 電源電壓:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:56-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:56-VFQFP-EP（8x8） 包裝:帶卷 (TR) 其它名稱:844S012AKI-01LFT |
| IDTCSP2510CPGI8 | 功能描述:IC PLL CLK DRIVER 3.3V 24-TSSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| IDTCSP2510D | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:3.3V PHASE-LOCK LOOP CLOCK DRIVER ZERO DELAY BUFFER |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。