參數(shù)資料
型號(hào)： IDTCSPT857DNLG
廠商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 14/15頁(yè)
文件大?。?/td> 0K
描述： IC PLL CLK DVR SDRAM 40-VFQFPN
產(chǎn)品變化通告： Product Discontinuation 09/Dec/2011
標(biāo)準(zhǔn)包裝： 490
類型： 時(shí)鐘緩沖器/驅(qū)動(dòng)器，零延遲緩沖器，多路復(fù)用器
PLL： 是
主要目的： 存儲(chǔ)器，DDR，SDRAM
輸入： 時(shí)鐘
輸出： 時(shí)鐘
電路數(shù)： 1
比率 - 輸入:輸出： 1:10
差分 - 輸入:輸出： 是/是
頻率 - 最大： 220MHz
電源電壓： 2.3 V ~ 2.7 V
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 40-VFQFN 裸露焊盤
供應(yīng)商設(shè)備封裝： 40-VFQFPN（6x6）
包裝： 托盤
其它名稱： CSPT857DNLG
8
COMMERCIALTEMPERATURERANGE
IDTCSPT857D
2.5V - 2.6V PLL DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER
SWITCHING CHARACTERISTICS FOR PC1600 - PC2700
Symbol
Description
Test Conditions
Min.
Typ.(1)
Max.
Unit
tPLH(1)
LOW to HIGH Level Propagation Delay Time
Test mode, CLK to any output
4.5
ns
tPHL(1)
HIGH to LOW Level Propagation Delay Time
Test mode, CLK to any output
4.5
ns
tJIT(PER)
Jitter (period), see figure 6
66MHz
– 90
90
ps
100/ 133/ 167/ 200 MHz
– 75
75
tJIT(CC)
Jitter (cycle-to-cycle), see figure 3
66MHz
– 180
180
ps
100/ 133/ 167/ 200 MHz
– 75
75
tJIT(HPER)
Half-Period Jitter, see figure 7
66MHz
– 160
160
ps
100/ 133/ 167/ 200 MHz
– 100
100
tSLR(O)
Output Clock Slew Rate (Single-Ended)
100/ 133/ 167/ 200 MHz (20% to 80%)
1
2.5
V/ns
tSLR(I)
Input Clock Slew Rate
1
4
V/ns
t(
)
Static Phase Offset, see figure 4(2,3)
66/ 100/ 133/ 167/ 200 MHz
– 50
50
ps
tSK(O)
Output Skew, see figure 5
75
ps
tR,tF
Output Rise and Fall Times (20% to 80%)
Load: 120
Ω / 14pF
650
900
ps
VOX(5)
OutputDifferentialVoltage
Differentialoutputsareterminated
VDDQ/2
V
with 120
Ω
– 0.15
+ 0.15
The PLL on the CSPT857D will meet all the above test parameters while supporting SSC synthesizers(4) with the following parameters:
SSC
ModulationFrequency
30
50
KHz
SSC
Clock Input Frequency Deviation
0
-0.5
%
f3dB
PLL Loop Bandwidth
5
MHz
NOTES:
1.
Refers to transition of non-inverting output.
2.
Static phase offset does not include jitter.
3.
t(
φ) is measured with input clock slew rate tSLR(I) = 2V/ns and an input differential voltage VID of 1.75V.
4.
The SSC requirements meet the Intel PC100 SDRAM Registered DIMM specification.
5.
VOX is specified at the SDRAM clock input or test load.
相關(guān)PDF資料
PDF描述
V24A5M300BG2 CONVERTER MOD DC/DC 5V 300W
D38999/26KH53PB CONN PLUG 53POS STRAIGHT W/PINS
GTC02R-40-57P CONN RCPT 4POS BOX MNT W/PINS
MS27467T25B46SB CONN PLUG 46POS STRAIGHT W/SCKT
V24A5M300BF2 CONVERTER MOD DC/DC 5V 300W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDTCSPT857DNLG8 功能描述:IC PLL CLK DVR SDRAM 40-VFQFPN RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時(shí)鐘緩沖器/驅(qū)動(dòng)器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT
IDTCSPT857DNLI 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:2.5V - 2.6V PHASE LOCKED LOOP DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER
IDTCSPT857DPA 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:2.5V - 2.6V PHASE LOCKED LOOP DIFFERENTIAL 1:10 SDRAM CLOCK DRIVER
IDTCSPT857DPAG 功能描述:IC PLL CLK DVR SDRAM 48-TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無(wú)/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
IDTCSPT857DPAG8 功能描述:IC PLL CLK DVR SDRAM 48-TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無(wú)/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP （0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*