參數(shù)資料
型號(hào): IDTCV142PAG
廠商: INTEGRATED DEVICE TECHNOLOGY INC
元件分類: 時(shí)鐘產(chǎn)生/分配
英文描述: 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56
封裝: GREEN, TSSOP-56
文件頁數(shù): 3/20頁
文件大?。?/td> 111K
代理商: IDTCV142PAG
COMMERCIALTEMPERATURERANGE
IDTCV142
PROGRAMMABLEFLEXPCCLOCKFORP4PROCESSOR
11
Symbol
Parameter
Test Conditions
Min.
Typ.
Max.
Unit
VIH
Input HIGH Voltage
3.3V ± 5%
2
VDD + 0.3
V
VIL
Input LOW Voltage
3.3V ± 5%
VSS - 0.3
0.8
V
VIH_FS
LOW Voltage, HIGH Threshold
For FSA.B.C test_mode
0.7
VDD + 0.3
V
VIL_FS
LOW Voltage, LOW Threshold
For FSA.B.C test_mode
VSS - 0.3
0.35
V
IIH
Input HIGH Current
VIN = VDD
–5
5
A
IIL1
Input LOW Current
VIN = 0V, inputs with no pull-up resistors
–5
A
IIL2
Input LOW Current
VIN = 0V, inputs with pull-up resistors
–200
A
IDD3.3OP
Operating Supply Current
Full active, CL = full load
400
mA
IDD3.3PD
Powerdown Current
All differential pairs driven
70
mA
All differential pairs tri-stated
12
FI
Input Frequency(1)
VDD = 3.3V
14.31818
MHz
LPIN
Pin Inductance(2)
——
7
nH
CIN
Logic inputs
5
COUT
Input Capacitance(2)
Output pin capacitance
6
pF
CINX
XTAL_IN
5
COUTX
XTAL_OUT
12
TSTAB
Clock Stabilization(2,3)
From VDD power-up or de-assertion of PD to first clock
1.8
ms
Modulation Frequency(2)
Triangular modulation
30
33
KHz
TDRIVE_SRC(2)
SRC output enable after PCI_STOP# de-assertion
15
ns
TDRIVE_PD(2)
CPU output enable after PD de-assertion
300
us
TFALL_PD(2)
Fall time of PD
5
ns
TRISE_PD(2)
Rise time of PD
5
ns
TDRIVE_CPU_STOP#(2)
CPU output enable after CPU_STOP# de-assertion
10
ns
TFALL_CPU_STOP#(2)
Fall time of CPU_STOP#
5
ns
TRISE_CPU_STOP#(2)
Rise time of CPU_STOP#
5
ns
ELECTRICAL CHARACTERISTICS - INPUT / SUPPLY / COMMON OUTPUT
PARAMETERS
Following Conditions Apply Unless Otherwise Specified:
Operating Condition: TA = 0°C to +70°C, Supply Voltage: VDD = 3.3V ± 5%
NOTES:
1.
Input frequency should be measured at the REF output pin and tuned to ideal 14.31818MHz to meet ppm frequency accuracy on PLL outputs.
2.
This parameter is guaranteed by design, but not 100% production tested.
3.
See TIMING DIAGRAMS for timing requirements.
相關(guān)PDF資料
PDF描述
IDTCV145NLG 145 SERIES, PLL BASED CLOCK DRIVER, 19 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), QCC72
IDTCV149PA8 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56
IDTCV149PAG8 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56
IDTCV149PV 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56
IDTQS32257SO8 4-BIT EXCHANGER, TRUE OUTPUT, PDSO16
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDTCV142PAG8 功能描述:IC FLEXPC CLK PROGR P4 56-TSSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:FlexPC™ 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP (0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
IDTCV144 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:PROGRAMMABLE FLEXPC CLOCK FOR P4 PROCESSOR
IDTCV145NLG 功能描述:IC CLK BUFFER 1-19 DIFF 72VFQFPN RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP (0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
IDTCV145NLG8 功能描述:IC CLK BUFFER 1-19 DIFF 72VFQFPN RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:28 系列:- 類型:時(shí)鐘/頻率發(fā)生器 PLL:是 主要目的:Intel CPU 服務(wù)器 輸入:時(shí)鐘 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:3:22 差分 - 輸入:輸出:無/是 頻率 - 最大:400MHz 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:64-TFSOP (0.240",6.10mm 寬) 供應(yīng)商設(shè)備封裝:64-TSSOP 包裝:管件
IDTCV146PVG 功能描述:IC FLEXPC CLK PROGR P4 56-SSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:FlexPC™ 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時(shí)鐘緩沖器/驅(qū)動(dòng)器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP(0.209",5.30mm 寬) 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT