- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377553 > IS45S16100C1-7TLA1 (INTEGRATED SILICON SOLUTION INC) 512K Words x 16 Bits x 2 Banks (16-MBIT) SYNCHRONOUS DYNAMIC RAM PDF資料下載
參數(shù)資料
| 型號： | IS45S16100C1-7TLA1 |
| 廠商： | INTEGRATED SILICON SOLUTION INC |
| 元件分類： | DRAM |
| 英文描述： | 512K Words x 16 Bits x 2 Banks (16-MBIT) SYNCHRONOUS DYNAMIC RAM |
| 中文描述： | 1M X 16 SYNCHRONOUS DRAM, 5.5 ns, PDSO50 |
| 封裝： | 0.400 INCH, LEAD FREE, PLASTIC, TSOP2-50 |
| 文件頁數(shù)： | 32/81頁 |
| 文件大?。?/td> | 821K |
| 代理商： | IS45S16100C1-7TLA1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁
IS45S16100C1
ISSI
32
Integrated Silicon Solution, Inc. — www.issi.com —
1-800-379-4774
Rev. C
01/03/06
Write Cycle Interruption Using the
Precharge Command
A write cycle can be interrupted by the execution of the
precharge command before that cycle completes. The
delay time (t
WDL
) from the precharge command to the point
where burst input is invalid, i.e., the point where input data
is no longer written to device internal memory is zero clock
cycles regardless of the
CAS
.
To inhibit invalid write, the DQM signal must be asserted
HIGH with the precharge command.
This precharge command and burst write command must
be of the same bank, otherwise it is not precharge interrupt
but only another bank precharge of dual bank operation.
Inversely, to write all the burst data to the device, the
precharge command must be executed after the write
data recovery period (t
DPL
) has elapsed. Therefore, the
precharge command must be executed on one clock
cycle that follows the input of the last burst data item.
CAS
Latency
t
WDL
3
0
2
0
t
DPL
1
1
PRE 0
WRITE A0
COMMAND
DQM
DQ
CLK
D
IN
A0
D
IN
A1
D
IN
A2
D
IN
A3
t
WDL
=0
WRITE (CA=A, BANK 0)
PRECHARGE (BANK 0)
MASKED BY DQM
PRE 0
WRITE A0
COMMAND
DQ
CLK
D
IN
A0
D
IN
A1
D
IN
A2
D
IN
A3
t
DPL
WRITE (CA=A, BANK 0)
PRECHARGE (BANK 0)
CAS
latency = 2, burstlength = 4
CAS
latency = 3, burstlength = 4
相關PDF資料 |
PDF描述 |
|---|---|
| IS45S16400C1 | 1 Meg Bits x 16 Bits x 4 Banks (64-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IS45S16400C1-7TA1 | 1 Meg Bits x 16 Bits x 4 Banks (64-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IS45S16400C1-7TLA | 1 Meg Bits x 16 Bits x 4 Banks (64-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IS45S16400C1-7TLA1 | 1 Meg Bits x 16 Bits x 4 Banks (64-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IS45S16800B | 16Meg x 8, 8Meg x16 128-MBIT SYNCHRONOUS DRAM |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IS45S16100C1-7TLA1-TR | 功能描述:動態(tài)隨機存取存儲器 16M (1Mx16) 143MHz Automotive Temp RoHS:否 制造商:ISSI 數(shù)據(jù)總線寬度:16 bit 組織:1 M x 16 封裝 / 箱體:SOJ-42 存儲容量:16 MB 最大時鐘頻率: 訪問時間:50 ns 電源電壓-最大:7 V 電源電壓-最小:- 1 V 最大工作電流:90 mA 最大工作溫度:+ 85 C 封裝:Tube |
| IS45S16100E | 制造商:ISSI 制造商全稱:Integrated Silicon Solution, Inc 功能描述:512K Words x 16 Bits x 2 Banks 16Mb SYNCHRONOUS DYNAMIC RAM |
| IS45S16100E-6TLA1 | 制造商:ISSI 制造商全稱:Integrated Silicon Solution, Inc 功能描述:512K Words x 16 Bits x 2 Banks 16Mb SYNCHRONOUS DYNAMIC RAM |
| IS45S16100E-7BLA1 | 功能描述:動態(tài)隨機存取存儲器 16M (1Mx16) 143MHz S動態(tài)隨機存取存儲器 3.3v RoHS:否 制造商:ISSI 數(shù)據(jù)總線寬度:16 bit 組織:1 M x 16 封裝 / 箱體:SOJ-42 存儲容量:16 MB 最大時鐘頻率: 訪問時間:50 ns 電源電壓-最大:7 V 電源電壓-最小:- 1 V 最大工作電流:90 mA 最大工作溫度:+ 85 C 封裝:Tube |
| IS45S16100E-7BLA1-TR | 功能描述:動態(tài)隨機存取存儲器 16M (1Mx16) 143MHz S動態(tài)隨機存取存儲器 3.3v RoHS:否 制造商:ISSI 數(shù)據(jù)總線寬度:16 bit 組織:1 M x 16 封裝 / 箱體:SOJ-42 存儲容量:16 MB 最大時鐘頻率: 訪問時間:50 ns 電源電壓-最大:7 V 電源電壓-最小:- 1 V 最大工作電流:90 mA 最大工作溫度:+ 85 C 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復。