- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19792 > ISPLSI 1024-60LJI (Lattice Semiconductor Corporation)IC PLD ISP 48I/O 20NS 68PLCC PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 1024-60LJI |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 14/14頁(yè) |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 48I/O 20NS 68PLCC |
| 標(biāo)準(zhǔn)包裝： | 18 |
| 系列： | ispLSI® 1000 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 20.0ns |
| 電壓電源 - 內(nèi)部： | 4.5 V ~ 5.5 V |
| 邏輯元件/邏輯塊數(shù)目： | 24 |
| 門數(shù)： | 4000 |
| 輸入/輸出數(shù)： | 48 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 68-LCC（J 形引線） |
| 供應(yīng)商設(shè)備封裝： | 68-PLCC（24.23x24.23） |
| 包裝： | 管件 |
| 其它名稱： | ISPLSI1024-60LJI |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)
Specifications ispLSI 1024
8
ispLSI Timing Model
GLB Reg
Delay
I/O Pin
(Output)
ORP
Delay
Feedback
4 PT Bypass
20 PT
XOR Delays
Control
PTs
GRP
Loading
Delay
Input
Register
Clock
Distribution
I/O Pin
(Input)
Y0
Y1,2,3
D
Q
GRP 4
GLB Reg Bypass
ORP Bypass
DQ
RST
RE
OE
CK
I/O Reg Bypass
I/O Cell
ORP
GLB
GRP
I/O Cell
#21 - 25
#27, 29,
30, 31, 32
#28
#33
#34, 35, 36
#51, 52,
53, 54
#42, 43,
44
#50
#45
#46
Reset
Ded. In
#26
#20
RST
#55
#37
#38, 39,
40, 41
#48, 49
#47
Derivations of
tsu, th and tco from the Product Term Clock1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tiobp + tgrp4 + tptck(min))
=
(#20 + #28 + #35) + (#38) - (#20 + #28 + #44)
5.5 ns = (2.0 + 2.0 + 8.0) + (1.0) - (2.0 + 2.0 + 3.5)
th
= Clock (max) + Reg h - Logic
=
(tiobp + tgrp4 + tptck(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#20 + #28 + #44) + (#39) - (#20 + #28 + #35)
4.0 ns = (2.0 + 2.0 + 7.5) + (4.5) - (2.0 + 2.0 + 8.0)
tco
= Clock (max) + Reg co + Output
=
(tiobp + tgrp4 + tptck(max)) + (tgco) + (torp + tob)
=
(#20 + #28 + #44) + (#40) + (#45 + #47)
19.0 ns = (2.0+ 2.0 +7.5) + (2.0) + (2.5 + 3.0)
Derivations of
tsu, th and tco from the Clock GLB1
tsu
= Logic + Reg su - Clock (min)
=
(tiobp + tgrp4 + t20ptxor) + (tgsu) - (tgy0(min) + tgco + tgcp(min))
=
(#20 + #28 + #35) + (#38) - (#50 + #40 + #52)
5.5 ns = (2.0 + 2.0 + 8.0) + (1.0) - (4.5 + 2.0 + 1.0)
th
= Clock (max) + Reg h - Logic
=
(tgy0(max) + tgco + tgcp(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
=
(#50 + #40 + #52) + (#39) - (#20 + #28 + #35)
4.0 ns = (4.5 + 2.0 + 5.0) + (4.5) - (2.0 + 2.0 + 8.0)
tco
= Clock (max) + Reg co + Output
=
(tgy0(max) + tgco + tgcp(max)) + (tgco) + (torp + tob)
=
(#50 + #40 + #52) + (#40) + (#45 + #47)
19.0 ns = (4.5 + 2.0 + 5.0) + (2.0) + (2.5 + 3.0)
1. Calculations are based upon timing specifications for the ispLSI 1024-80.
ALL
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RMM36DSEH-S13 | CONN EDGECARD 72POS .156 EXTEND |
| ISPLSI 1032E-70LTNI | IC PLD ISP 64I/O 15NS 100TQFP |
| RSM36DRTN-S13 | CONN EDGECARD 72POS .156 EXTEND |
| MIC5209-2.5BS TR | IC REG LDO 2.5V .5A SOT223 |
| MIC5207-3.3BM5 TR | IC REG LDO 3.3V .18A SOT23-5 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI1024-60LJI | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1024-60LT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
| ISPLSI1024-60LTI | 制造商:Rochester Electronics LLC 功能描述: 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI1024-80LJ | 制造商:Lattice Semiconductor Corporation 功能描述: 制造商:Lattice Semiconductor Corporation 功能描述:COMPLEX-EEPLD, 96-CELL, 20NS PROP DELAY, 68 Pin, Plastic, PLCC |
| ISPLSI1024-80LT | 制造商:Rochester Electronics LLC 功能描述: 制造商:Lattice Semiconductor Corporation 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。