Specifications ispLSI 1048E 5 USE ispLSI 1048EA FOR NEW DESIGNS External Timing Parameters Over Recommended Operating Conditions
參數(shù)資料
型號： ISPLSI 1048E-50LQN
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 13/17頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 20NS 128PQFP
標(biāo)準(zhǔn)包裝： 24
系列： ispLSI® 1000E
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 20.0ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 48
門數(shù)： 8000
輸入/輸出數(shù)： 96
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 128-BQFP
供應(yīng)商設(shè)備封裝： 128-PQFP（28x28）
包裝： 托盤
其它名稱： ISPLSI1048E-50LQN
Specifications ispLSI 1048E
5
USE
ispLSI
1048EA
FOR
NEW
DESIGNS
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of 4 GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030A/1048E
1
4
3
1
tsu2 + tco1
(
)
-90
MIN. MAX.
DESCRIPTION
#
2
PARAMETER
A
1
Data Propagation Delay, 4PT Bypass, ORP Bypass
–
10.0
ns
tpd2
A
2
Data Propagation Delay, Worst Case Path
–
ns
fmax (Int.)
A
3
Clock Frequency with Internal Feedback
90.9
–
MHz
fmax (Ext.)
–
4
Clock Frequency with External Feedback
–
MHz
fmax (Tog.)
–
5
Clock Frequency, Max. Toggle
–
MHz
tsu1
–
6
GLB Reg. Setup Time before Clock,4 PT Bypass
–
ns
tco1
A
7
GLB Reg. Clock to Output Delay, ORP Bypass
–
ns
th1
–
8
GLB Reg. Hold Time after Clock, 4 PT Bypass
–
ns
tsu2
–
9
GLB Reg. Setup Time before Clock
–
ns
tco2
–
10
GLB Reg. Clock to Output Delay
–
ns
th2
–
11
GLB Reg. Hold Time after Clock
–
ns
tr1
A
12
Ext. Reset Pin to Output Delay
–
ns
trw1
–
13
Ext. Reset Pulse Duration
–
ns
tptoeen
B
14
Input to Output Enable
–
ns
tptoedis
C
15
Input to Output Disable
–
ns
twh
–
18
External Synchronous Clock Pulse Duration, High
4.0
ns
twl
–
19
External Synchronous Clock Pulse Duration, Low
4.0
ns
tsu3
–
20
I/O Reg. Setup Time before Ext. Sync Clock (Y2, Y3)
–
ns
th3
–
21
I/O Reg. Hold Time after Ext. Sync. Clock (Y2, Y3)
–
ns
71.0
125.0
6.5
0.0
7.5
0.0
6.5
4.0
0.0
12.5
6.5
7.5
13.5
15.0
–
(
)
1
twh + twl
tgoeen
B
16
Global OE Output Enable
–
ns
9.0
tgoedis
C
17
Global OE Output Disable
–
ns
-125
MIN. MAX.
–
7.5
–
125.0
–
0.0
6.5
–
0.0
–
5.0
–
3.0
–
0.0
–
91.0
167.0
5.5
4.5
–
5.5
–
10.0
–
12.0
–
10.0
–
7.0
–
7.0
9.0
-100
MIN. MAX.
–
10.0
–
100.0
–
4.0
–
71.0
125.0
6.5
0.0
7.5
0.0
6.5
3.5
0.0
12.5
6.5
7.5
13.5
15.0
–
9.0
–
9.0
相關(guān)PDF資料
PDF描述
LC4256V-75T144I IC PLD 256MC 96I/O 7.5NS 144TQFP
VE-241-CY-F4 CONVERTER MOD DC/DC 12V 50W
LC4256V-5T144C IC PLD 256MC 96I/O 5NS 144TQFP
MIC37150-1.5BR TR IC REG LDO 1.5V 1.5A S-PAK-3
LC4256V-75TN144I IC CPLD 256MACROCELLS 144TQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI1048E-50LQN 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048E50LQNI 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ISPLSI1048E50LT 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ispLSI1048E-50LT 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048E50LTI 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*