Specifications ispLSI 1048E 7 USE ispLSI 1048EA FOR NEW DESIGNS Internal Timing Parameters1
參數(shù)資料
型號(hào)： ISPLSI 1048E-70LQN
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 15/17頁
文件大?。?/td> 0K
描述： IC PLD ISP 96I/O 15NS 128PQFP
標(biāo)準(zhǔn)包裝： 24
系列： ispLSI® 1000E
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 15.0ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 48
門數(shù)： 8000
輸入/輸出數(shù)： 96
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 128-BQFP
供應(yīng)商設(shè)備封裝： 128-PQFP（28x28）
包裝： 托盤
其它名稱： 220-1598
ISPLSI 1048E-70LQN-ND
ISPLSI1048E-70LQN
Specifications ispLSI 1048E
7
USE
ispLSI
1048EA
FOR
NEW
DESIGNS
Internal Timing Parameters1
tiobp
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2-0036A/1048E
Inputs
UNITS
-100
MIN.
-90
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
22 I/O Register Bypass
–
0.5
ns
tiolat
23 I/O Latch Delay
–
2.5
ns
tgrp1
29 GRP Delay, 1 GLB Load
–
2.2
ns
GLB
t1ptxor
36 1 Product Term/XOR Path Delay
–
6.5
ns
t20ptxor
37 20 Product Term/XOR Path Delay
–
6.5
ns
txoradj
38 XOR Adjacent Path Delay
–
7.3
ns
tgbp
39 GLB Register Bypass Delay
–
0.4
ns
tgsu
40 GLB Register Setup Time before Clock
–
0.1
–
ns
tgh
41 GLB Register Hold Time after Clock
–
6.4
–
ns
tgco
42 GLB Register Clock to Output Delay
–
2.0
ns
3
tgro
43 GLB Register Reset to Output Delay
–
6.3
ns
tptre
44 GLB Product Term Reset to Register Delay
–
5.0
ns
tptoe
45 GLB Product Term Output Enable to I/O Cell Delay
–
5.7
ns
tptck
46 GLB Product Term Clock Delay
4.0
5.2
ns
ORP
0.3
2.3
GRP
1.9
t4ptbpc
34 4 Product Term Bypass Path Delay (Combinatorial)
–
5.4
ns
4.6
5.8
6.3
1.0
5.3
t4ptbpr
35 4 Product Term Bypass Path Delay (Registered)
–
6.3
ns
5.3
0.5
5.3
2.5
6.2
4.5
7.2
3.5
4.7
torp
47 ORP Delay
–
1.0
ns
torpbp
48 ORP Bypass Delay
–
0.0
ns
1.0
0.0
tiosu
24 I/O Register Setup Time before Clock
3.5
4.0
–
ns
–
tioh
25 I/O Register Hold Time after Clock
0.0
-0.5
–
ns
–
tioco
26 I/O Register Clock to Out Delay
–
5.0
ns
5.0
tior
27 I/O Register Reset to Out Delay
–
5.0
ns
5.0
tdin
28 Dedicated Input Delay
–
2.9
ns
2.7
tgrp4
30 GRP Delay, 4 GLB Loads
–
2.4
ns
tgrp8
31 GRP Delay, 8 GLB Loads
–
2.7
ns
tgrp16
32 GRP Delay, 16 GLB Loads
–
3.3
ns
tgrp48
33 GRP Delay, 48 GLB Loads
–
5.7
ns
2.4
2.6
3.0
5.4
-125
MIN. MAX.
–
0.3
1.9
1.8
–
3.6
5.0
0.4
3.9
–
4.0
0.1
4.5
2.3
4.9
3.9
5.4
2.9
4.0
–
1.0
0.0
3.0
–
0.0
–
4.6
–
4.6
–
2.3
–
2.0
2.3
2.8
4.9
相關(guān)PDF資料
PDF描述
MAX5929DEEG+ IC HOT SWAP CTLR QUAD 24QSOP
ISPLSI 2192VE-135LB144 IC PLD ISP 96I/O 7.5NS 144FPBGA
MAX5929CEEG+ IC HOT SWAP CTLR QUAD 24QSOP
MIC29300-12BU IC REG LDO 12V 3A TO-263-3
MAX5965BUAX+ IC PSE CTRLR FOR POE 36SSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI1048E-70LQN 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048E70LQNI 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ispLSI1048E-70LQNI 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI1048E70LT 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD
ispLSI1048E-70LT 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*