Specifications ispLSI 2032E 6 External Timing Parameters Over Recommended Operating Conditions tpd1
參數(shù)資料
型號： ISPLSI 2032E-135LT48
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 11/14頁
文件大?。?/td> 0K
描述： IC PLD ISP 32I/O 7.5NS 48TQFP
標準包裝： 250
系列： ispLSI® 2000E
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 7.5ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 32
門數(shù)： 1000
輸入/輸出數(shù)： 32
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 48-LQFP
供應商設備封裝： 48-TQFP（7x7）
包裝： 托盤
其它名稱： ISPLSI2032E-135LT48
Specifications ispLSI 2032E
6
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-135
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030B/2032E
1
tsu2 + tco1
(
)
-110
MIN.
MAX.
DESCRIPTION
#
2
4
PARAMETER
A1
Data Propagation Delay, 4PT Bypass, ORP Bypass
–
7.5
–
10.0
ns
tpd2
A2
Data Propagation Delay
–
ns
fmax
A3
Clock Frequency with Internal Feedback3
137
–
111
–
MHz
fmax (Ext.)
–4
Clock Frequency with External Feedback
–
MHz
fmax (Tog.)
–5
Clock Frequency, Max. Toggle
–
MHz
tsu1
–6
GLB Register Setup Time before Clock, 4 PT Bypass
–
ns
tco1
A7
GLB Register Clock to Output Delay, ORP Bypass
–
ns
th1
–8
GLB Register Hold Time after Clock, 4 PT Bypass
0.0
–
ns
tsu2
–9
GLB Register Setup Time before Clock
5.5
–
ns
tco2
–10 GLB Register Clock to Output Delay
–
ns
th2
–11 GLB Register Hold Time after Clock
0.0
–
ns
tr1
A12 External Reset Pin to Output Delay, ORP Bypass
–
ns
trw1
–13 External Reset Pulse Duration
5.0
–
ns
tptoeen
B14 Input to Output Enable
–
ns
tptoedis
C15 Input to Output Disable
–
ns
tgoeen
B16 Global OE Output Enable
–
ns
tgoedis
C17 Global OE Output Disable
–
ns
twh
–18 External Synchronous Clock Pulse Duration, High
3.0
–
ns
twl
–19 External Synchronous Clock Pulse Duration, Low
3.0
–
ns
100
167
4.0
4.5
–
5.5
–
9.0
–
12.0
6.0
10.0
77.0
125
5.5
0.0
7.5
0.0
6.5
4.0
13.0
5.5
6.5
12.5
14.5
7.0
相關PDF資料
PDF描述
IHLP2020CZER2R2M01 INDUCTOR POWER 2.2UH 5.8A SMD
LCMXO256E-3M100C IC PLD 256LUTS 78I/O 100-BGA
VE-271-CY-F4 CONVERTER MOD DC/DC 12V 50W
LCMXO256C-3M100C IC PLD 256LUTS 78I/O 100-BGA
TAP224M035DCS CAP TANT 0.22UF 35V 20% RADIAL
相關代理商/技術參數(shù)
參數(shù)描述
ISPLSI2032E-135LT48 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032E-180LJ44 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032E-180LT44 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032E-180LT48 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2032E-200LJ44 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable SuperFAST High Density PLD
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*