- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1929 > ISPLSI 2032E-225LJ44 (Lattice Semiconductor Corporation)IC PLD ISP 32I/O 3.5NS 44PLCC PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 2032E-225LJ44 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 11/14頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 32I/O 3.5NS 44PLCC |
| 標準包裝： | 26 |
| 系列： | ispLSI® 2000E |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 3.5ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 32 |
| 門數(shù)： | 1000 |
| 輸入/輸出數(shù)： | 32 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-LCC（J 形引線） |
| 供應(yīng)商設(shè)備封裝： | 44-PLCC（16.58x16.58） |
| 包裝： | 管件 |
| 其它名稱： | ISPLSI2032E-225LJ44 |
Specifications ispLSI 2032E
6
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-135
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four GLBs, 20 PTXOR path, ORP and Y0 clock.
2. Refer to Timing Model in this data sheet for further details.
3. Standard 16-bit counter using GRP feedback.
4. Reference Switching Test Conditions section.
Table 2-0030B/2032E
1
tsu2 + tco1
(
)
-110
MIN.
MAX.
DESCRIPTION
#
2
4
PARAMETER
A1
Data Propagation Delay, 4PT Bypass, ORP Bypass
–
7.5
–
10.0
ns
tpd2
A2
Data Propagation Delay
–
ns
fmax
A3
Clock Frequency with Internal Feedback3
137
–
111
–
MHz
fmax (Ext.)
–4
Clock Frequency with External Feedback
–
MHz
fmax (Tog.)
–5
Clock Frequency, Max. Toggle
–
MHz
tsu1
–6
GLB Register Setup Time before Clock, 4 PT Bypass
–
ns
tco1
A7
GLB Register Clock to Output Delay, ORP Bypass
–
ns
th1
–8
GLB Register Hold Time after Clock, 4 PT Bypass
0.0
–
ns
tsu2
–9
GLB Register Setup Time before Clock
5.5
–
ns
tco2
–10 GLB Register Clock to Output Delay
–
ns
th2
–11 GLB Register Hold Time after Clock
0.0
–
ns
tr1
A12 External Reset Pin to Output Delay, ORP Bypass
–
ns
trw1
–13 External Reset Pulse Duration
5.0
–
ns
tptoeen
B14 Input to Output Enable
–
ns
tptoedis
C15 Input to Output Disable
–
ns
tgoeen
B16 Global OE Output Enable
–
ns
tgoedis
C17 Global OE Output Disable
–
ns
twh
–18 External Synchronous Clock Pulse Duration, High
3.0
–
ns
twl
–19 External Synchronous Clock Pulse Duration, Low
3.0
–
ns
100
167
4.0
4.5
–
5.5
–
9.0
–
12.0
6.0
10.0
77.0
125
5.5
0.0
7.5
0.0
6.5
4.0
13.0
5.5
6.5
12.5
14.5
7.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI 2032VE-180LTN44I | IC PLD ISP 32I/O 5NS 44TQFP |
| ISPLSI 2064A-125LTN100 | IC PLD ISP 64I/O 7.5NS 100TQFP |
| ISPLSI 2064E-200LT100 | IC PLD ISP 64I/O 4.5NS 100TQFP |
| ISPLSI 2064VE-135LTN44 | IC ISP PLD 32I/O 44TQFP |
| ISPLSI 2096A-125LTN128 | IC PLD ISP 96I/O 7.5NS 128TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI2032E-225LJ44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2032E-225LT44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2032E-225LT48 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2032LV60LJ | 制造商:LATTICE 功能描述:New |
| ISPLSI2032LV-60LJ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。