- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄1930 > ISPLSI 2064VE-135LTN44 (Lattice Semiconductor Corporation)IC ISP PLD 32I/O 44TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 2064VE-135LTN44 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 13/17頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC ISP PLD 32I/O 44TQFP |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 宏單元數(shù)： | 64 |
| 輸入電壓： | 3 V ~ 3.6 V |
| 速度： | 7.5ns |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-TQFP |
| 供應(yīng)商設(shè)備封裝： | 44-TQFP（10x10） |
| 包裝： | 托盤(pán) |
| 其它名稱： | 220-1555 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)當(dāng)前第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)
5
Specifications ispLSI 2064VE
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four, 20 PTXOR path, ORP and Y0 clock.
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.
Table 2-0030A/2064VE v.0.0
1
3
2
1
tsu2 + tco1
(
)
DESCRIPTION
#
PARAMETER
A1
Data Propagation Delay, 4PT Bypass, ORP Bypass
ns
tpd2
A2
Data Propagation Delay
ns
fmax
A3
Clock Frequency with Internal Feedback
MHz
fmax (Ext.)
–4
Clock Frequency with External Feedback
MHz
fmax (Tog.)
–5
Clock Frequency, Max. Toggle
MHz
tsu1
–6
GLB Reg. Setup Time before Clock, 4 PT Bypass
ns
tco1
A7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
th1
–8
GLB Reg. Hold Time after Clock, 4 PT Bypass
ns
tsu2
–9
GLB Reg. Setup Time before Clock
ns
tco2
A10
GLB Reg. Clock to Output Delay
ns
th2
–11
GLB Reg. Hold Time after Clock
ns
tr1
A12
Ext. Reset Pin to Output Delay, ORP Bypass
ns
trw1
–13
Ext. Reset Pulse Duration
ns
tptoeen
B14
Input to Output Enable
ns
tptoedis
C15
Input to Output Disable
ns
tgoeen
B16
Global OE Output Enable
ns
tgoedis
C17
Global OE Output Disable
ns
twh
–18
External Synchronous Clock Pulse Duration, High
ns
twl
–19
External Synchronous Clock Pulse Duration, Low
ns
-200
MIN. MAX.
–4.5
–
200
–
0.0
4.0
–
0.0
–
4.0
–
2.5
–
2.5
–
133
200
3.0
3.5
–
4.5
–
6.0
–
8.0
5.0
7.0
-280
MIN. MAX.
–
3.5
–
280
–
0.0
3.0
–
0.0
–
3.5
–
1.6
–
1.6
–
182
300
2.3
2.5
–
3.3
–
5.5
–
6.0
3.5
5.5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI 2096A-125LTN128 | IC PLD ISP 96I/O 7.5NS 128TQFP |
| ISPLSI 2096E-180LQ128 | IC PLD ISP 96I/O 5NS 128PQFP |
| ISPLSI 2096VE-200LT128 | IC PLD ISP 96I/O 4.5NS 128TQFP |
| ISPLSI 2128A-100LQN160 | IC PLD ISP 128I/O 10NS 160PQFP |
| ISPLSI 2128E-180LT176 | IC PLD ISP 128I/O 5NS 176TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI2064VE-135LTN44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2064VE-135LTN44I | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2064VE-200LB100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2064VE-200LJ44 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2064VE-200LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。