Specifications ispLSI 2128/A 6 USE ispLSI 2128E FOR NEW DESIGNS Internal Timing Parameters1 Over" />
參數(shù)資料
型號(hào)： ISPLSI 2128A-80LTN176
廠商： Lattice Semiconductor Corporation
文件頁(yè)數(shù)： 10/13頁(yè)
文件大?。?/td> 0K
描述： IC PLD ISP 128I/O 15NS 176TQFP
標(biāo)準(zhǔn)包裝： 40
系列： ispLSI® 2000A
可編程類(lèi)型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 15.0ns
電壓電源 - 內(nèi)部： 4.75 V ~ 5.25 V
邏輯元件/邏輯塊數(shù)目： 32
宏單元數(shù)： 128
門(mén)數(shù)： 6000
輸入/輸出數(shù)： 128
工作溫度： 0°C ~ 70°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 176-LQFP
供應(yīng)商設(shè)備封裝： 176-TQFP（24x24）
包裝： 托盤(pán)
其它名稱(chēng)： ISPLSI2128A-80LTN176
Specifications ispLSI 2128/A
6
USE
ispLSI
2128E
FOR
NEW
DESIGNS
Internal Timing Parameters1
Over Recommended Operating Conditions
tio
1. Internal Timing Parameters are not tested and are for reference only.
2. Refer to Timing Model in this data sheet for further details.
3. The XOR adjacent path can only be used by hard macros.
Table 2- 0036C/2128-100
Inputs
UNITS
-100
MIN.
-80
MIN.
MAX.
DESCRIPTION
#
2
PARAMETER
20 Input Buffer Delay
–
1.8
ns
tdin
21 Dedicated Input Delay
–
4.4
ns
tgrp
22 GRP Delay
–
2.6
ns
GLB
t1ptxor
25 1 Product Term/XOR Path Delay
–
8.0
ns
t20ptxor
26 20 Product Term/XOR Path Delay
–
8.8
ns
txoradj
27 XOR Adjacent Path Delay
–
9.8
ns
tgbp
28 GLB Register Bypass Delay
–
1.3
ns
tgsu
29 GLB Register Setup Time befor Clock
–
1.4
–
ns
tgh
30 GLB Register Hold Time after Clock
–
6.0
–
ns
tgco
31 GLB Register Clock to Output Delay
–
0.4
ns
3
tgro
32 GLB Register Reset to Output Delay
–
1.6
ns
tptre
33 GLB Product Term Reset to Register Delay
–
8.6
ns
tptoe
34 GLB Product Term Output Enable to I/O Cell Delay
–
9.0
ns
tptck
35 GLB Product Term Clock Delay
5.6
10.2
ns
ORP
tob
38 Output Buffer Delay
–
2.0
ns
tsl
39 Output Slew Limited Delay Adder
–
10.0
ns
0.5
2.2
GRP
1.7
t4ptbpc
23 4 Product Term Bypass Path Delay
–
8.1
ns
t4ptbpr
24 4 Product Term Bypass Path Delay
–
6.8
ns
6.8
7.3
8.0
0.5
5.8
1.2
4.0
0.3
1.3
6.1
8.6
4.1
7.1
torp
36 ORP Delay
–
2.0
ns
torpbp
37 ORP Bypass Delay
–
0.5
ns
1.4
0.4
Outputs
1.6
10.0
toen
40 I/O Cell OE to Output Enabled
–
4.6
ns
todis
41 I/O Cell OE to Output Disabled
–
4.6
ns
4.2
tgoe
42 Global Output Enable
–
7.4
ns
4.8
tgy0
43 Clock Delay, Y0 to Global GLB Clock Line (Ref. clock)
2.7
3.6
ns
tgy1/2
44 Clock Delay, Y1 or Y2 to Global GLB Clock Line
2.7
3.6
ns
Clocks
2.7
tgr
45 Global Reset to GLB
–
11.4
ns
Global Reset
9.2
Select
devices
have
been
discontinued.
See
Ordering
Information
section
for
product
status.
相關(guān)PDF資料
PDF描述
ABM02DSXN CONN EDGECARD 4POS DIP .156 SLD
ECM02DRXN CONN EDGECARD 4POS DIP .156 SLD
TAP156M006SCS CAP TANT 15UF 6.3V 20% RADIAL
M5LV-128/104-15VI IC CPLD 128MC 104I/O 144TQFP
TAP156M006CRW CAP TANT 15UF 6.3V 20% RADIAL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ispLSI2128A-80LTN176 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ispLSI2128A-80LTN176I 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2128E-100LT176 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2128E-135LT176 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI2128E-165LT176 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Electrically-Erasable Complex PLD
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*