Specifications ispLSI 5384VA 17 TMS Input - This pin is the Test Mode Select input, which is used to control the JTAG state machine. TCK Input " />
參數(shù)資料
型號(hào)： ISPLSI 5384VA-100LB208
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 9/31頁
文件大小： 0K
描述： IC PLD ISP 288I/O 10NS 208FPBGA
標(biāo)準(zhǔn)包裝： 90
系列： ispLSI® 5000VA
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 10.0ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 12
宏單元數(shù)： 384
門數(shù)： 18000
輸入/輸出數(shù)： 144
工作溫度： 0°C ~ 70°C
安裝類型： 表面貼裝
封裝/外殼： 208-BGA
供應(yīng)商設(shè)備封裝： 208-FPBGA（17x17）
包裝： 托盤
其它名稱： ISPLSI5384VA-100LB208
Specifications ispLSI 5384VA
17
TMS
Input - This pin is the Test Mode Select input, which is used to control the JTAG state machine.
TCK
Input - This pin is the Test Clock input pin used to clock through the JTAG state machine.
TDI
Input - This pin is the JTAG Test Data In pin used to load data.
TDO
Output - This pin is the JTAG Test Data Out pin used to shift data out.
TOE / I/O0
Input/Output - This pin functions as either the Test Output Enable pin or an I/O pin based upon
customer's design. TOE tristates all I/O pins when a logic low is driven.
GOE0, GOE1
Input - These two pins are the Global Output Enable input pins.
GSET/GRST
Dedicated Set/Reset Input - This pin is available to all registers in the device and can
independently be configured as preset, reset or no effect on each register. The global polarity
(active high or low input) for this pin is also selectable.
I/O
Input/Output – These are the general purpose I/O used by the logic array.
GND
Ground
NC1
No connect.
VCC
Vcc
CLK0, CLK1
Dedicated clock inputs for all registers. Both clocks are muxed before being used as the clock
input to all registers in the device.
CLK2 / I/O,
Input/Output - These pins function as either dedicated clock inputs for all registers or an I/O
CLK3 / I/O
pin based upon customer's design. Both clocks are muxed before being used as the clock input
to all registers in the device.
VCCIO
Input - This pin is used if an optional 2.5V output is to be used. Every IO can independently
select either 3.3V or the optional voltage as its output level. If the optional output voltage is
not required, this pin must be connected to the Vcc supply. Programmable pull-up resistors and
bus-hold latches only draw current from this supply.
Signal Descriptions
Signal Name
Description
1. NC pins are not to be connected to any active signals, VCC or GND.
相關(guān)PDF資料
PDF描述
NDTS2415C CONV DC/DC 3W 24VIN 15VOUT DIP24
VE-B7L-CW-B1 CONVERTER MOD DC/DC 28V 100W
VI-20V-CY-F2 CONVERTER MOD DC/DC 5.8V 50W
REC3-0515SRW/H/B CONV DC/DC 3W 4.5-9VIN 15VOUT
M5LV-256/160-7YC IC CPLD 256MC 160I/O 208PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISPLSI5384VA-100LB208 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5384VA-100LB272 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5384VA-100LB388 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5384VA-100LQ208 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
ISPLSI5384VA-125LB208 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*