- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19600 > ISPLSI 5512VA-70LB388 (Lattice Semiconductor Corporation)IC PLD ISP 288I/O 15NS 388BGA PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 5512VA-70LB388 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 9/28頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 288I/O 15NS 388BGA |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | ispLSI® 5000VA |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 15.0ns |
| 電壓電源 - 內(nèi)部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數(shù)目： | 16 |
| 宏單元數(shù)： | 512 |
| 門數(shù)： | 24000 |
| 輸入/輸出數(shù)： | 288 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 388-BBGA |
| 供應(yīng)商設(shè)備封裝： | 388-BGA（35x35） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI5512VA-70LB388 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
Specifications ispLSI 5512VA
17
TMS
Input - This pin is the Test Mode Select input, which is used to control the JTAG state machine.
TCK
Input - This pin is the Test Clock input pin used to clock through the JTAG state machine.
TDI
Input - This pin is the JTAG Test Data In pin used to load data.
TDO
Output - This pin is the JTAG Test Data Out pin used to shift data out.
TOE / I/O0
Input/Output - This pin functions as either the Test Output Enable pin or an I/O pin based upon customer's
design. TOE tristates all I/O pins when a logic low is driven.
GOE0, GOE1
Input - These two pins are the Global Output Enable input pins.
GSET/GRST
Dedicated Set/Reset Input - This pin is available to all registers in the device and can independently be
configured as preset, reset or no effect on each register. The global polarity (active high or low input)
for this pin is also selectable.
I/O
Input/Output – These are the general purpose I/O used by the logic array.
GND
Ground
NC1
No connect.
VCC
Vcc
CLK0, CLK1
Dedicated clock inputs for all registers. Both clocks are muxed before being used as the clock
input to all registers in the device.
CLK2 / I/O,
Input/Output - These pins function as either dedicated clock inputs for all registers or an I/O
CLK3 / I/O
pin based upon customer's design. Both clocks are muxed before being used as the clock input
to all registers in the device.
VCCIO
Input - This pin is used if an optional 2.5V output is to be used. Every I/O can independently select either
3.3V or the optional voltage as its output level. If the optional output voltage is not required, this pin must
be connected to the Vcc supply. Programmable pull-up resistors and bus-hold latches only draw current
from this supply.
Signal Descriptions
Signal Name
Description
1. NC pins are not to be connected to any active signals, VCC or GND.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| NCP1377DR2 | IC CTRLR PWM CM OVP UVLO 8SOIC |
| EMM36DRMN-S273 | CONN EDGECARD 72POS .156 WW |
| VI-24H-CY-F3 | CONVERTER MOD DC/DC 52V 50W |
| RCM10DRMD-S288 | CONN EDGECARD 20POS .156 EXTEND |
| TAJS224K035RNJ | CAP TANT 0.22UF 35V 10% 1206 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI5512VA-70LB388 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5512VA-70LB388I | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5512VA-70LQ208 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI5512VA-770LB272 | 制造商:Lattice Semiconductor Corporation 功能描述: |
| ISPLSI5512VE-100LB272 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。