- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄22054 > KMC8113TVT4800V (Freescale Semiconductor)IC DSP 300/400MHZ 431FCPGA PDF資料下載
參數(shù)資料
| 型號： | KMC8113TVT4800V |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 10/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 300/400MHZ 431FCPGA |
| 標準包裝： | 2 |
| 系列： | StarCore |
| 類型： | SC140 內(nèi)核 |
| 接口： | 以太網(wǎng)，I²C，TDM，UART |
| 時鐘速率： | 400MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 1.436MB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.10V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 431-BFBGA，F(xiàn)CBGA |
| 供應(yīng)商設(shè)備封裝： | 431-FCPBGA（20x20） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
MSC8113 Tri-Core Digital Signal Processor Data Sheet, Rev. 1
Electrical Characteristics
Freescale Semiconductor
18
2.5.4
Reset Timing
The MSC8113 has several inputs to the reset logic:
Power-on reset (PORESET)
External hard reset (HRESET)
External soft reset (SRESET)
Software watchdog reset
Bus monitor reset
Host reset command through JTAG
All MSC8113 reset sources are fed into the reset controller, which takes different actions depending on the source of the reset.
The reset status register indicates the most recent sources to cause a reset. Table 10 describes the reset sources.
Internal bus frequency (BLCK)
100/133
DSI clock frequency (HCLKIN)
Core frequency = 300 MHz
Core frequency = 400 MHz
HCLKIN
≤ (min{70 MHz, CLKOUT})
HCLKIN
≤ (min{100 MHz, CLKOUT})
External clock frequency (CLKIN or CLKOUT)
100/133
Table 8. Clock Frequencies
Characteristics
Symbol
300 MHz Device
400 MHz Device
MinMax
CLKIN frequency
FCLKIN
20
100
20
133.3
BCLK frequency
FBCLK
40
100
40
133.3
Reference clock (REFCLK) frequency
FREFCLK
40
100
40
133.3
Output clock (CLKOUT) frequency
FCLKOUT
40
100
40
133.3
SC140 core clock frequency
FCORE
200
300
200
400
Note:
The rise and fall time of external clocks should be 3 ns maximum
Table 9. System Clock Parameters
Characteristic
Min
Max
Unit
Phase jitter between BCLK and CLKIN
—
0.3
ns
CLKIN frequency
20
see Table 8
MHz
CLKIN slope
—3
ns
PLL input clock (after predivider)
20
100
MHz
PLL output frequency (VCO output)
300 MHz core
400 MHz core
800
1200
1600
MHz
CLKOUT frequency jitter1
—
200
ps
CLKOUT phase jitter1 with CLKIN phase jitter of ±100 ps.
—
500
ps
Notes:
1.
Peak-to-peak.
2.
Not tested. Guaranteed by design.
Table 7. Maximum Frequencies
Characteristic
Maximum in MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ECS-H1DY684R | CAP TANT 0.68UF 20V 20% 1206 |
| TAJC107M010K | CAP TANT 100UF 10V 20% 2312 |
| GEC10DREN-S734 | CONN EDGECARD 20POS .100 EYELET |
| KMC8113TVT3600V | IC DSP 300/400MHZ 431FCPGA |
| B82496C3121J | INDUCTOR 120NH .16A 0603 5% |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| KMC811E2CFN2 | 制造商:Freescale Semiconductor 功能描述:MCU - Bulk |
| KMC811E2CP2 | 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| KMC812A4CPV8 | 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| KMC8144ESVT1000A | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC PACSUN SAMPLE PART RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| KMC8144ESVT1000B | 制造商:Freescale Semiconductor 功能描述:MSC8144ESVT1000B SAMPLE - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。