- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377609 > LC4000V (Lattice Semiconductor Corporation) 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs PDF資料下載
參數(shù)資料
| 型號： | LC4000V |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| 中文描述： | 3.3V/2.5V/1.8V在系統(tǒng)可編程超快高密度PDLs |
| 文件頁數(shù)： | 37/91頁 |
| 文件大?。?/td> | 851K |
| 代理商： | LC4000V |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
37
ispMACH 4000Z Timing Adders
1
Adder
Type
Base
Parameter
Description
-35
-37
-42
Units
Min.
Max.
Min.
Max.
Min.
Max.
Optional Delay Adders
t
INDIO
t
EXP
t
INREG
t
MCELL
Input register delay
—
1.00
—
1.00
—
1.30
ns
Product term expander
delay
—
0.40
—
0.40
—
0.45
ns
t
ORP
—
Output routing pool
delay
—
0.40
—
0.40
—
0.40
ns
t
BLA
t
ROUTE
Additional block load-
ing adder
—
0.04
—
0.05
—
0.05
ns
t
IOI
Input Adjusters
LVTTL_in
t
IN,
t
GCLK_IN,
t
GOE
t
IN,
t
GCLK_IN,
t
GOE
Using LVTTL standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS33_in
Using LVCMOS 3.3
standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS25_in
t
IN,
t
GCLK_IN,
t
GOE
Using LVCMOS 2.5
standard
—
0.60
—
0.60
—
0.60
ns
LVCMOS18_in
t
IN,
t
GCLK_IN,
t
GOE
Using LVCMOS 1.8
standard
—
0.00
—
0.00
—
0.00
ns
PCI_in
t
IN,
t
GCLK_IN,
t
GOE
Using PCI compatible
input
—
0.60
—
0.60
—
0.60
ns
t
IOO
Output Adjusters
LVTTL_out
t
BUF,
t
EN,
t
DIS
Output con
fi
gured as
TTL buffer
—
0.20
—
0.20
—
0.20
ns
LVCMOS33_out
t
BUF,
t
EN,
t
DIS
Output con
fi
gured as
3.3V buffer
—
0.20
—
0.20
—
0.20
ns
LVCMOS25_out
t
BUF,
t
EN,
t
DIS
Output con
fi
gured as
2.5V buffer
—
0.10
—
0.10
—
0.10
ns
LVCMOS18_out
t
BUF,
t
EN,
t
DIS
Output con
fi
gured as
1.8V buffer
—
0.00
—
0.00
—
0.00
ns
PCI_out
t
BUF,
t
EN,
t
DIS
Output con
fi
gured as
PCI compatible buffer
—
0.20
—
0.20
—
0.20
ns
Slow Slew
t
BUF,
t
EN
Output con
fi
gured for
slow slew rate
—
1.00
—
1.00
—
1.00
ns
Note: Open drain timing is the same as corresponding LVCMOS timing.
1. Refer to Technical Note TN 1004,
ispMACH 4000 Timing Model Design and Usage Guidelines
for information regarding the use of these
adders.
Timing v.2.2
相關PDF資料 |
PDF描述 |
|---|---|
| LC4000Z | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4512x | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4512Z | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4128ZC-42M132C1 | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4128ZC-42T100C | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC4000Z | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4001B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
| LC4001BM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
| LC401 | 制造商:POLYFET 制造商全稱:Polyfet RF Devices 功能描述:SILICON GATE ENHANCEMENT MODE RF POWER LDMOS TRANSISTOR |
| LC40-1001 | 制造商:FLOWLINE 功能描述:Remote Level Controller, Gen Purpose, 1 Relay, 1 Sensor |
發(fā)布緊急采購，3分鐘左右您將得到回復。