tS D-Register Setup Time, G" />
參數(shù)資料
型號： LC5256MB-5FN256C
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 31/99頁
文件大?。?/td> 0K
描述： IC CPLD 256MACROCELLS 256FPBGA
標準包裝： 90
系列： ispXPLD® 5000MB
可編程類型： 系統(tǒng)內可編程
最大延遲時間 tpd(1)： 5.0ns
電壓電源 - 內部： 2.3 V ~ 2.7 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 256
輸入/輸出數(shù)： 141
工作溫度： 0°C ~ 90°C
安裝類型： 表面貼裝
封裝/外殼： 256-BGA
供應商設備封裝： 256-FPBGA（17x17）
包裝： 托盤
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
33
Registered Delays
tS
D-Register Setup
Time, Global Clock
—
0.28
—
0.31
—
0.35
—
0.55
—
0.52
—
ns
tS_PT
D-Register Setup
Time, PT Clock
—
-0.13
—
-0.11
—
-0.10
—
-0.10
—
-0.07
—
ns
tH
D-Register Hold
Time
—
1.90
—
2.56
—
2.50
—
2.40
—
4.00
—
ns
tCOi
Register Clock to
OSA Time
—
0.72
—
1.03
—
0.68
—
0.93
—
1.50
ns
tCESi
Clock Enable Setup
Time
—
1.07
—
1.20
—
1.33
—
1.33
—
2.00
—
ns
tCEHi
Clock Enable Hold
Time
—
0.00
—
0.00
—
0.00
—
0.00
—
0.00
—
ns
tSIR
D-Input Register
Setup Time, Global
Clock
—
0.66
—
0.20
—
0.53
—
0.12
—
0.08
—
ns
tSIR_PT
D-Input Register
Setup Time, PT
Clock
—
0.42
—
0.37
—
0.34
—
0.34
—
0.22
—
ns
tHIR
D-Input Register
Hold Time, Global
Clock
—
0.84
—
1.31
—
1.01
—
1.41
—
2.91
—
ns
tHIR_PT
D-Input Register
Hold Time, PT
Clock
—
0.00
—
0.00
—
0.00
—
0.00
—
0.00
—
ns
Latched Delays
tSL
Latch Setup Time,
Global Clock
—
0.18
—
0.00
—
0.00
—
0.00
—
0.00
—
ns
tSL_PT
Latch Setup Time,
PT Clock
—
0.18
—
0.00
—
0.00
—
0.00
—
0.34
—
ns
tHL
Latch Hold Time
—
-0.06
—
0.00
—
0.00
—
0.00
—
-0.03
—
ns
tGOi
Latch Gate to OSA
Time
—
0.07
—
0.08
—
0.08
—
0.08
—
0.13
ns
tPDLi
Propagation Delay
through Latch to
OSA Transparent
—
0.52
—
0.58
—
0.65
—
0.65
—
0.97
ns
Reset and Set Delays
tSRi
Asynchronous
Reset or Set to OSA
Delay
—
0.23
—
0.26
—
0.29
—
0.29
—
0.43
ns
tSRR
Asynchronous
Reset or Set
Recovery
—
0.42
—
0.47
—
0.53
—
0.55
—
0.79
ns
eXtended Function Routing Delays
tROUTEMF
Delay through SRP
when Implementing
Memory Functions
—
2.00
—
2.25
—
2.51
—
2.61
—
3.76
ns
ispXPLD 5000MX Family Internal Switching Characteristics (Continued)
Over Recommended Operating Conditions
Parameter
Description
Base
Parameter
-4
-45
-5
-52
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
SELECT
DEVICES
DISCONTINUED
相關PDF資料
PDF描述
LC5256MV-75FN256I IC CPLD 256MACROCELLS 256FPBGA
GEM03DRTN CONN EDGECARD 6POS DIP .156 SLD
F931D156MCC CAP TANT 15UF 20V 20% 2312
RBB60DHBD-S621 EDGECARD 120POS DIP R/A .050 SLD
VE-26M-EV-F2 CONVERTER MOD DC/DC 10V 150W
相關代理商/技術參數(shù)
參數(shù)描述
LC5256MB-5FN256I 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LC5256MB-5FN484C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5256MB-5FN484I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5256MB-5FN672C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5256MB-5FN672I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*