tPDPRWH R/W Hold time after Clock Time — -0.0" />
參數(shù)資料
型號(hào)： LC5256MB-75FN256I
廠商： Lattice Semiconductor Corporation
文件頁(yè)數(shù)： 37/99頁(yè)
文件大小： 0K
描述： IC CPLD 256MACROCELLS 256FPBGA
標(biāo)準(zhǔn)包裝： 90
系列： ispXPLD® 5000MB
可編程類(lèi)型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 7.5ns
電壓電源 - 內(nèi)部： 2.3 V ~ 2.7 V
邏輯元件/邏輯塊數(shù)目： 8
宏單元數(shù)： 256
輸入/輸出數(shù)： 141
工作溫度： -40°C ~ 105°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 256-BGA
供應(yīng)商設(shè)備封裝： 256-FPBGA（17x17）
包裝： 托盤(pán)
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
38
tPDPRWH
R/W Hold time after
Clock Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tPDPDATAS
Data Setup before
Clock Time
—
-0.27
—
-0.27
—
-0.22
—
-0.22
—
-0.21
—
ns
tPDPDATAH
Data Hold time after
Clock Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tPDPRCLKO
Read Clock to
Output Delay
—
5.08
—
5.02
—
5.66
—
5.45
—
8.54
ns
tPDPCLKSKEW
Opposite Clock
Cycle Delay
—
1.40
—
1.40
—
1.76
—
1.76
—
1.83
—
ns
tPDPRSTO
Reset to RAM
Output Delay
—
3.30
—
3.30
—
4.13
—
4.13
—
4.29
ns
tPDPRSTR
Reset Recovery
Time
—
1.20
—
1.20
—
1.50
—
1.50
—
1.56
—
ns
tPDPRSTPW
Reset Pulse Width
—
0.14
—
0.14
—
0.18
—
0.18
—
0.19
—
ns
Dual Port RAM
tDPMSAS
Memory Select A
Setup Before R/W A
Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPMSAH
Memory Select
Hold time after R/W
A Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tDPCEAS
Clock Enable A
Setup before Clock
A Time
—
3.72
—
3.72
—
3.72
—
3.72
—
4.84
—
ns
tDPCEAH
Clock Enable A
Hold time after
Clock A Time
—
-2.95
—
-2.95
—
-2.95
—
-2.95
—
-2.27
—
ns
tDPADDAS
Address A Setup
before Clock A Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPADDAH
Address A Hold
time after Clock A
Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tDPRWAS
R/W A Setup before
Clock A Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPRWAH
R/W A Hold time
after Clock A Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tDPDATAAS
Write Data A Setup
before Clock A Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPDATAAH
Write Data A Hold
time after Clock A
Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tDPMSBS
Memory Select B
Setup Before R/W B
Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPMSBH
Memory Select
Hold time after R/W
B Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
ispXPLD 5000MX Family Internal Switching Characteristics (Continued)
Over Recommended Operating Conditions
Parameter
Description
Base
Parameter
-4
-45
-5
-52
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
EMC50DREN-S734 CONN EDGECARD 100POS .100 EYELET
VE-26M-EV-F3 CONVERTER MOD DC/DC 10V 150W
VE-26H-EV-F3 CONVERTER MOD DC/DC 52V 150W
EMC50DREH-S734 CONN EDGECARD 100POS .100 EYELET
TNY279PN IC OFFLINE SWIT OVP OTP HV 8DIP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LC5256MB-75FN484C 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5256MB-75FN484I 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5256MB-75FN672C 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5256MB-75FN672I 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5256MB-75Q208C 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*