tDPCEBS Clock Enable B Setup before Clock B T" />
參數(shù)資料
型號(hào)： LC5512MV-45F256C
廠商： Lattice Semiconductor Corporation
文件頁(yè)數(shù)： 38/99頁(yè)
文件大?。?/td> 0K
描述： IC XPLD 512MC 4.5NS 256FPBGA
標(biāo)準(zhǔn)包裝： 90
系列： ispXPLD® 5000MV
可編程類(lèi)型： 系統(tǒng)內(nèi)可編程
最大延遲時(shí)間 tpd(1)： 4.5ns
電壓電源 - 內(nèi)部： 3 V ~ 3.6 V
邏輯元件/邏輯塊數(shù)目： 16
宏單元數(shù)： 512
輸入/輸出數(shù)： 193
工作溫度： 0°C ~ 90°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 256-BGA
供應(yīng)商設(shè)備封裝： 256-FPBGA（17x17）
包裝： 托盤(pán)
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
39
tDPCEBS
Clock Enable B
Setup before Clock
B Time
—
2.33
—
2.33
—
2.33
—
2.33
—
3.03
—
ns
tDPCEBH
Clock Enable Hold
B after Clock B
Time
—
-2.95
—
-2.95
—
-2.95
—
-2.95
—
-2.27
—
ns
tDPADDBS
Address B Setup
before Clock B Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPADDBH
Address B Hold
time after Clock B
Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tDPRWBS
R/W B Setup before
Clock B Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPRWBH
R/W B Hold time
after Clock B Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tDPDATABS
Write Data B Setup
before Clock B Time
—
-0.27
—
-0.27
—
-0.27
—
-0.27
—
-0.21
—
ns
tDPDATABH
Write Data B Hold
after Clock B Time
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
-0.01
—
ns
tDPRCLKAO
Read Clock A to
Output Delay
—
5.97
—
5.92
—
5.86
—
5.65
—
9.86
ns
tDPRCLKBO
Read Clock B to
Output Delay
—
5.16
—
5.16
—
5.16
—
5.16
—
6.71
ns
tDPCLKSKEW
Opposite Clock
Cycle Delay
—
1.40
—
1.40
—
1.40
—
1.40
—
1.83
—
ns
tDPRSTO
Reset to RAM
Output Delay
—
3.30
—
3.30
—
3.30
—
3.30
—
4.29
ns
tDPRSTR
Reset Recovery
Time
—
1.20
—
1.20
—
1.20
—
1.20
—
1.56
—
ns
tDPRSTPW
Reset Pulse Width
—
0.14
—
0.14
—
0.14
—
0.14
—
0.19
—
ns
Timing v.1.8
1. The PT-delay to clock of RAM/FIFO/CAM should be tBCLK instead of tPTCLK.
2. The PT-delay to set/reset of RAM/FIFO/CAM should be tBSR instead of tPTSR.
ispXPLD 5000MX Family Internal Switching Characteristics (Continued)
Over Recommended Operating Conditions
Parameter
Description
Base
Parameter
-4
-45
-5
-52
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
LC5512MB-75F256I IC XPLD 512MC 7.5NS 256FPBGA
GMC50DRYH CONN EDGECARD 100PS DIP .100 SLD
TAP475M035DTS CAP TANT 4.7UF 35V 20% RADIAL
MIC39501-1.8BT IC REG LDO 1.8V 5A TO-220-5
TAP475M035CRS CAP TANT 4.7UF 35V 20% RADIAL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LC5512MV-45F256I 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MV-45F484C 功能描述:CPLD - 復(fù)雜可編程邏輯器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LC5512MV-45F484I 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MV-45F672C 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MV-45F672I 制造商:LATTICE 制造商全稱(chēng):Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*